Buchumschlag

ArchXBench: A Complex Digital Systems Benchmark Suite for LLM Driven RTL Synthesis

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Purini, Suresh, Garg, Siddhant, Gaur, Mudit, Bhat, Sankalp, Mupparapu, Sohan, Ravindran, Arun
Format:	Preprint
Veröffentlicht:	2025
Schlagworte:	Hardware Architecture
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

OpenLLM-RTL: Open Dataset and Benchmark for LLM-Aided Design RTL Generation
von: Liu, Shang, et al.
Veröffentlicht: (2025)

AiEDA: Agentic AI Design Framework for Digital ASIC System Design
von: Patra, Aditya, et al.
Veröffentlicht: (2024)

FormalRTL: Verified RTL Synthesis at Scale
von: Li, Kezhi, et al.
Veröffentlicht: (2026)

From Indiscriminate to Targeted: Efficient RTL Verification via Functionally Key Signal-Driven LLM Assertion Generation
von: Wang, Yonghao, et al.
Veröffentlicht: (2026)

SLDB: An End-To-End Heterogeneous System-on-Chip Benchmark Suite for LLM-Aided Design
von: Alvanaki, Elisavet Lydia, et al.
Veröffentlicht: (2025)

Spec2RTL-Agent: Automated Hardware Code Generation from Complex Specifications Using LLM Agent Systems
von: Yu, Zhongzhi, et al.
Veröffentlicht: (2025)

PipeRTL: Timing-Aware Pipeline Optimization at IR-Level for RTL Generation
von: Yin, Shuo, et al.
Veröffentlicht: (2026)

RTL-Repo: A Benchmark for Evaluating LLMs on Large-Scale RTL Design Projects
von: Allam, Ahmed, et al.
Veröffentlicht: (2024)

RTL++: Graph-enhanced LLM for RTL Code Generation
von: Akyash, Mohammad, et al.
Veröffentlicht: (2025)

AnalogGym: An Open and Practical Testing Suite for Analog Circuit Synthesis
von: Li, Jintao, et al.
Veröffentlicht: (2024)

OpenYield: An Open-Source SRAM Yield Analysis and Optimization Benchmark Suite
von: Shen, Shan, et al.
Veröffentlicht: (2025)

Extend IVerilog to Support Batch RTL Fault Simulation
von: Tang, Jiaping, et al.
Veröffentlicht: (2025)

GSIM: Accelerating RTL Simulation for Large-Scale Designs
von: Chen, Lu, et al.
Veröffentlicht: (2025)

ProtocolLLM: RTL Benchmark for SystemVerilog Generation of Communication Protocols
von: Sheth, Arnav, et al.
Veröffentlicht: (2025)

Preemption-Enhanced Benchmark Suite for FPGAs
von: Malik, Arsalan Ali, et al.
Veröffentlicht: (2025)

SmaRTLy: RTL Optimization with Logic Inferencing and Structural Rebuilding
von: Li, Chengxi, et al.
Veröffentlicht: (2025)

RTL Verification for Secure Speculation Using Contract Shadow Logic
von: Tan, Qinhan, et al.
Veröffentlicht: (2024)

Nail: Not Another Fault-Injection Framework for Chisel-generated RTL
von: Sehm, Robin, et al.
Veröffentlicht: (2025)

ROVER: RTL Optimization via Verified E-Graph Rewriting
von: Coward, Samuel, et al.
Veröffentlicht: (2024)

UVLLM: An Automated Universal RTL Verification Framework using LLMs
von: Hu, Yuchen, et al.
Veröffentlicht: (2024)

CktEvo: Repository-Level RTL Code Benchmark for Design Evolution
von: Shi, Zhengyuan, et al.
Veröffentlicht: (2026)

OmniSim: Simulating Hardware with C Speed and RTL Accuracy for High-Level Synthesis Designs
von: Sarkar, Rishov, et al.
Veröffentlicht: (2025)

MCP4EDA: LLM-Powered Model Context Protocol RTL-to-GDSII Automation with Backend Aware Synthesis Optimization
von: Wang, Yiting, et al.
Veröffentlicht: (2025)

RTLFixer: Automatically Fixing RTL Syntax Errors with Large Language Models
von: Tsai, Yun-Da, et al.
Veröffentlicht: (2023)

Manticore: Hardware-Accelerated RTL Simulation with Static Bulk-Synchronous Parallelism
von: Emami, Mahyar, et al.
Veröffentlicht: (2023)

ERASER: Efficient RTL FAult Simulation Framework with Trimmed Execution Redundancy
von: Tang, Jiaping, et al.
Veröffentlicht: (2025)

Analyzing the capabilities of HLS and RTL tools in the design of an FPGA Montgomery Multiplier
von: Ifrim, Rares, et al.
Veröffentlicht: (2025)

LAAG-RV: LLM Assisted Assertion Generation for RTL Design Verification
von: Maddala, Karthik, et al.
Veröffentlicht: (2024)

ForgeBench: A Machine Learning Benchmark Suite and Auto-Generation Framework for Next-Generation HLS Tools
von: Wanna, Andy, et al.
Veröffentlicht: (2025)

ACE-RTL: When Agentic Context Evolution Meets RTL-Specialized LLMs
von: Deng, Chenhui, et al.
Veröffentlicht: (2026)

MemorySim: An RTL-level, timing accurate simulator model for the Chisel ecosystem
von: Chaurasia, Ansh
Veröffentlicht: (2025)

VeriRAG: A Retrieval-Augmented Framework for Automated RTL Testability Repair
von: Qi, Haomin, et al.
Veröffentlicht: (2025)

FERIVer: An FPGA-assisted Emulated Framework for RTL Verification of RISC-V Processors
von: Qin, Kun, et al.
Veröffentlicht: (2025)

Think with Self-Decoupling and Self-Verification: Automated RTL Design with Backtrack-ToT
von: Chao, Zhiteng, et al.
Veröffentlicht: (2025)

POET: Power-Oriented Evolutionary Tuning for LLM-Based RTL PPA Optimization
von: Ping, Heng, et al.
Veröffentlicht: (2026)

UVMarvel: an Automated LLM-aided UVM Machine for Subsystem-level RTL Verification
von: Ye, Junhao, et al.
Veröffentlicht: (2026)

From Concept to Practice: an Automated LLM-aided UVM Machine for RTL Verification
von: Ye, Junhao, et al.
Veröffentlicht: (2025)

Dr. RTL: Autonomous Agentic RTL Optimization through Tool-Grounded Self-Improvement
von: Fang, Wenji, et al.
Veröffentlicht: (2026)

From RTL to Prompt Coding: Empowering the Next Generation of Chip Designers through LLMs
von: Krupp, Lukas, et al.
Veröffentlicht: (2026)

Rhea: a Framework for Fast Design and Validation of RTL Cache-Coherent Memory Subsystems
von: Zoni, Davide, et al.
Veröffentlicht: (2025)