A 28nm Multiply-Accumulate ASIC Architecture for On-Chip Data Compression in MHz Frame Rate X-ray and Electron Pixel Detectors

Fuente: arXiv
Salvato in:
Dettagli Bibliografici
Autori principali: Rasheedi, Rami, Contini, Nicholas, Gharib, Mohamed Adel, Strempfer, Sebastian, Gnanasekaran, Senthil, Abdelzaher, Salma, Guruswamy, Tejas, Yoshii, Kazutomo, Hammer, Mike, Shi, Henry, Chen, Yu-Sheng, Rota, Lorenzo, Doering, Dionisio, Dragone, Angelo, Zhou, Tao, Miceli, Antonino
Natura: Preprint
Pubblicazione: 2025
Soggetti:
Accesso online:
Tags: Aggiungi Tag
Nessun Tag, puoi essere il primo ad aggiungerne!!