EvoVerilog: Large Langugage Model Assisted Evolution of Verilog Code

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Guo, Ping, Wang, Yiting, Ye, Wanghao, He, Yexiao, Wang, Ziyao, Dai, Xiaopeng, Li, Ang, Zhang, Qingfu
Format:	Preprint
Veröffentlicht:	2025
Schlagworte:	Hardware Architecture Artificial Intelligence
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Online

https://arxiv.org/abs/2508.13156