VERIRL: Boosting the LLM-based Verilog Code Generation via Reinforcement Learning

Fuente: arXiv
Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: Teng, Fu, Pan, Miao, Zhang, Xuhong, He, Zhezhi, Yang, Yiyao, Chai, Xinyi, Qi, Mengnan, Lu, Liqiang, Yin, Jianwei
Format: Preprint
Veröffentlicht: 2025
Schlagworte:
Online-Zugang:
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge