Buchumschlag

GENIE-ASI: Generative Instruction and Executable Code for Analog Subcircuit Identification

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Pham, Phuoc, Venkitaraman, Arun, Hsieh, Chia-Yu, Bonetti, Andrea, Uhlich, Stefan, Leibl, Markus, Hofmann, Simon, Ohbuchi, Eisaku, Servadei, Lorenzo, Schlichtmann, Ulf, Wille, Robert
Format:	Preprint
Veröffentlicht:	2025
Schlagworte:	Hardware Architecture Machine Learning
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

GraCo -- A Graph Composer for Integrated Circuits
von: Uhlich, Stefan, et al.
Veröffentlicht: (2024)

Schemato -- An LLM for Netlist-to-Schematic Conversion
von: Matsuo, Ryoga, et al.
Veröffentlicht: (2024)

SPICEMixer - Netlist-Level Circuit Evolution
von: Uhlich, Stefan, et al.
Veröffentlicht: (2025)

Locality-aware Surrogates for Gradient-based Black-box Optimization
von: Momeni, Ali, et al.
Veröffentlicht: (2025)

Memory Is All You Need: An Overview of Compute-in-Memory Architectures for Accelerating Large Language Model Inference
von: Wolters, Christopher, et al.
Veröffentlicht: (2024)

OptINC: Optical In-Network-Computing for Scalable Distributed Learning
von: Fei, Sijie, et al.
Veröffentlicht: (2026)

SynDCIM: A Performance-Aware Digital Computing-in-Memory Compiler with Multi-Spec-Oriented Subcircuit Synthesis
von: Shao, Kunming, et al.
Veröffentlicht: (2024)

PrefixGPT: Prefix Adder Optimization by a Generative Pre-trained Transformer
von: Ding, Ruogu, et al.
Veröffentlicht: (2025)

VFocus: Better Verilog Generation from Large Language Model via Focused Reasoning
von: Zhao, Zhuorui, et al.
Veröffentlicht: (2025)

Classification-Based Automatic HDL Code Generation Using LLMs
von: Sun, Wenhao, et al.
Veröffentlicht: (2024)

VRank: Enhancing Verilog Code Generation from Large Language Models via Self-Consistency
von: Zhao, Zhuorui, et al.
Veröffentlicht: (2025)

Analog Solver Circuit for Linear Symmetric Positive-Definite Systems at a Complexity Independent of Matrix Size
von: Abdelaleim, Osama, et al.
Veröffentlicht: (2025)

EncodingNet: A Novel Encoding-based MAC Design for Efficient Neural Network Acceleration
von: Liu, Bo, et al.
Veröffentlicht: (2024)

Constable: Improving Performance and Power Efficiency by Safely Eliminating Load Instruction Execution
von: Bera, Rahul, et al.
Veröffentlicht: (2024)

AnalogGym: An Open and Practical Testing Suite for Analog Circuit Synthesis
von: Li, Jintao, et al.
Veröffentlicht: (2024)

AnalogMaster: Large Language Model-based Automated Analog IC Design Framework from Image to Layout
von: Qin, Xian Rong, et al.
Veröffentlicht: (2026)

Analogous Alignments: Digital "Formally" meets Analog
von: Mohanty, Hansa, et al.
Veröffentlicht: (2024)

ALIGN: A System for Automating Analog Layout
von: Dhar, Tonmoy, et al.
Veröffentlicht: (2020)

Compilation and Execution of an Embeddable YOLO-NAS on the VTA
von: Faure-Gignoux, Anthony, et al.
Veröffentlicht: (2026)

Multi-Objective Optimization for Common-Centroid Placement of Analog Transistors
von: Maji, Supriyo, et al.
Veröffentlicht: (2024)

Investigating Energy Bounds of Analog Compute-in-Memory with Local Normalization
von: Rojkov, Brian, et al.
Veröffentlicht: (2026)

Xpikeformer: Hybrid Analog-Digital Hardware Acceleration for Spiking Transformers
von: Song, Zihang, et al.
Veröffentlicht: (2024)

Compute SNR-Optimal Analog-to-Digital Converters for Analog In-Memory Computing
von: Kavishwar, Mihir, et al.
Veröffentlicht: (2025)

AnalogNAS-Bench: A NAS Benchmark for Analog In-Memory Computing
von: Bessalah, Aniss, et al.
Veröffentlicht: (2025)

A Data-Driven Dynamic Execution Orchestration Architecture
von: Bai, Zhenyu, et al.
Veröffentlicht: (2026)

AnalogSeeker: An Open-source Foundation Language Model for Analog Circuit Design
von: Chen, Zihao, et al.
Veröffentlicht: (2025)

AnalogGenie: A Generative Engine for Automatic Discovery of Analog Circuit Topologies
von: Gao, Jian, et al.
Veröffentlicht: (2025)

LIMCA: LLM for Automating Analog In-Memory Computing Architecture Design Exploration
von: Vungarala, Deepak, et al.
Veröffentlicht: (2025)

LASANA: Large-Scale Surrogate Modeling for Analog Neuromorphic Architecture Exploration
von: Ho, Jason, et al.
Veröffentlicht: (2025)

The Data Conversion Bottleneck in Analog Computing Accelerators
von: Meech, James T., et al.
Veröffentlicht: (2023)

PHOENIX: Pauli-Based High-Level Optimization Engine for Instruction Execution on NISQ Devices
von: Yang, Zhaohui, et al.
Veröffentlicht: (2025)

LaMAGIC2: Advanced Circuit Formulations for Language Model-Based Analog Topology Generation
von: Chang, Chen-Chia, et al.
Veröffentlicht: (2025)

Modeling Analog-Digital-Converter Energy and Area for Compute-In-Memory Accelerator Design
von: Andrulis, Tanner, et al.
Veröffentlicht: (2024)

Efficient Nonlinear Function Approximation in Analog Resistive Crossbars for Recurrent Neural Networks
von: Yang, Junyi, et al.
Veröffentlicht: (2024)

AnalogSAGE: Self-evolving Analog Design Multi-Agents with Stratified Memory and Grounded Experience
von: Wang, Zining, et al.
Veröffentlicht: (2025)

VCO-CARE: VCO-based Calibration-free Analog Readout for Electrodermal activity sensing
von: Alvero-Gonzalez, Leidy Mabel, et al.
Veröffentlicht: (2025)

Mapping and Execution of Nested Loops on Processor Arrays: CGRAs vs. TCPAs
von: Walter, Dominik, et al.
Veröffentlicht: (2025)

Optimising GPGPU Execution Through Runtime Micro-Architecture Parameter Analysis
von: Sarda, Giuseppe M., et al.
Veröffentlicht: (2024)

ACS: Concurrent Kernel Execution on Irregular, Input-Dependent Computational Graphs
von: Durvasula, Sankeerth, et al.
Veröffentlicht: (2024)

ERASER: Efficient RTL FAult Simulation Framework with Trimmed Execution Redundancy
von: Tang, Jiaping, et al.
Veröffentlicht: (2025)