SpeedMalloc: Improving Multi-threaded Applications via a Lightweight Core for Memory Allocation
Fuente:
arXiv
Gespeichert in:
| Hauptverfasser: | Li, Ruihao, Wu, Qinzhe, Kavi, Krishna, Mehta, Gayatri, Beard, Jonathan C., Yadwadkar, Neeraja J., John, Lizy K. |
|---|---|
| Format: | Preprint |
| Veröffentlicht: |
2025
|
| Schlagworte: | |
| Online-Zugang: | |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Ähnliche Einträge
A New Family of Thread to Core Allocation Policies for an SMT ARM Processor
von: Navarro, Marta, et al.
Veröffentlicht: (2025)
von: Navarro, Marta, et al.
Veröffentlicht: (2025)
RevaMp3D: Architecting the Processor Core and Cache Hierarchy for Systems with Monolithically-Integrated Logic and Memory
von: Ghiasi, Nika Mansouri, et al.
Veröffentlicht: (2022)
von: Ghiasi, Nika Mansouri, et al.
Veröffentlicht: (2022)
TeraPool: A Physical Design Aware, 1024 RISC-V Cores Shared-L1-Memory Scaled-up Cluster Design with High Bandwidth Main Memory Link
von: Zhang, Yichao, et al.
Veröffentlicht: (2026)
von: Zhang, Yichao, et al.
Veröffentlicht: (2026)
Memory-Centric Computing: Solving Computing's Memory Problem
von: Mutlu, Onur, et al.
Veröffentlicht: (2025)
von: Mutlu, Onur, et al.
Veröffentlicht: (2025)
LFOC: A Lightweight Fairness-Oriented Cache Clustering Policy for Commodity Multicores
von: García-García, Adrián, et al.
Veröffentlicht: (2024)
von: García-García, Adrián, et al.
Veröffentlicht: (2024)
Analyzing a Two-Tier Disaggregated Memory Protection Scheme Based on Memory Replication
von: Volos, Haris, et al.
Veröffentlicht: (2025)
von: Volos, Haris, et al.
Veröffentlicht: (2025)
HARP: A Taxonomy for Heterogeneous and Hierarchical Processors for Mixed-reuse Workloads
von: Garg, Raveesh, et al.
Veröffentlicht: (2025)
von: Garg, Raveesh, et al.
Veröffentlicht: (2025)
A Lightweight High-Throughput Collective-Capable NoC for Large-Scale ML Accelerators
von: Colagrande, Luca, et al.
Veröffentlicht: (2026)
von: Colagrande, Luca, et al.
Veröffentlicht: (2026)
A Modern Primer on Processing in Memory
von: Mutlu, Onur, et al.
Veröffentlicht: (2020)
von: Mutlu, Onur, et al.
Veröffentlicht: (2020)
PIUMA: Programmable Integrated Unified Memory Architecture
von: Aananthakrishnan, Sriram, et al.
Veröffentlicht: (2020)
von: Aananthakrishnan, Sriram, et al.
Veröffentlicht: (2020)
CELLO: Co-designing Schedule and Hybrid Implicit/Explicit Buffer for Complex Tensor Reuse
von: Garg, Raveesh, et al.
Veröffentlicht: (2023)
von: Garg, Raveesh, et al.
Veröffentlicht: (2023)
Accelerating Triangle Counting with Real Processing-in-Memory Systems
von: Asquini, Lorenzo, et al.
Veröffentlicht: (2025)
von: Asquini, Lorenzo, et al.
Veröffentlicht: (2025)
Balanced Data Placement for GEMV Acceleration with Processing-In-Memory
von: Ibrahim, Mohamed Assem, et al.
Veröffentlicht: (2024)
von: Ibrahim, Mohamed Assem, et al.
Veröffentlicht: (2024)
Efficient Architecture for RISC-V Vector Memory Access
von: Guan, Hongyi, et al.
Veröffentlicht: (2025)
von: Guan, Hongyi, et al.
Veröffentlicht: (2025)
Memory-Centric Computing: Recent Advances in Processing-in-DRAM
von: Mutlu, Onur, et al.
Veröffentlicht: (2024)
von: Mutlu, Onur, et al.
Veröffentlicht: (2024)
FengHuang: Next-Generation Memory Orchestration for AI Inferencing
von: Li, Jiamin, et al.
Veröffentlicht: (2025)
von: Li, Jiamin, et al.
Veröffentlicht: (2025)
Handling of Memory Page Faults during Virtual-Address RDMA
von: Psistakis, Antonis
Veröffentlicht: (2025)
von: Psistakis, Antonis
Veröffentlicht: (2025)
UPMEM Unleashed: Software Secrets for Speed
von: Chmielewski, Krystian, et al.
Veröffentlicht: (2025)
von: Chmielewski, Krystian, et al.
Veröffentlicht: (2025)
Pooling Engram Conditional Memory in Large Language Models using CXL
von: Ma, Ruiyang, et al.
Veröffentlicht: (2026)
von: Ma, Ruiyang, et al.
Veröffentlicht: (2026)
New Tools, Programming Models, and System Support for Processing-in-Memory Architectures
von: Oliveira, Geraldo F.
Veröffentlicht: (2025)
von: Oliveira, Geraldo F.
Veröffentlicht: (2025)
BlockAMC: Scalable In-Memory Analog Matrix Computing for Solving Linear Systems
von: Pan, Lunshuai, et al.
Veröffentlicht: (2024)
von: Pan, Lunshuai, et al.
Veröffentlicht: (2024)
Survey of Disaggregated Memory: Cross-layer Technique Insights for Next-Generation Datacenters
von: Wang, Jing, et al.
Veröffentlicht: (2025)
von: Wang, Jing, et al.
Veröffentlicht: (2025)
Topology-Aware Virtualization over Inter-Core Connected Neural Processing Units
von: Feng, Dahu, et al.
Veröffentlicht: (2025)
von: Feng, Dahu, et al.
Veröffentlicht: (2025)
PAM: Processing Across Memory Hierarchy for Efficient KV-centric LLM Serving System
von: Liu, Lian, et al.
Veröffentlicht: (2026)
von: Liu, Lian, et al.
Veröffentlicht: (2026)
Efficient MoE Serving in the Memory-Bound Regime: Balance Activated Experts, Not Tokens
von: Yu, Yanpeng, et al.
Veröffentlicht: (2025)
von: Yu, Yanpeng, et al.
Veröffentlicht: (2025)
CMDS: Cross-layer Dataflow Optimization for DNN Accelerators Exploiting Multi-bank Memories
von: Shi, Man, et al.
Veröffentlicht: (2024)
von: Shi, Man, et al.
Veröffentlicht: (2024)
Design Space Exploration of DMA based Finer-Grain Compute Communication Overlap
von: Pal, Shagnik, et al.
Veröffentlicht: (2025)
von: Pal, Shagnik, et al.
Veröffentlicht: (2025)
RAPID-Graph: Recursive All-Pairs Shortest Paths Using Processing-in-Memory for Dynamic Programming on Graphs
von: Chen, Yanru, et al.
Veröffentlicht: (2025)
von: Chen, Yanru, et al.
Veröffentlicht: (2025)
Implementation and Evaluation of GBDI Memory Compression Algorithm Using C/C++ on a Broader Range of Workloads
von: Aina, Adeyemi
Veröffentlicht: (2025)
von: Aina, Adeyemi
Veröffentlicht: (2025)
ALPHA-PIM: Analysis of Linear Algebraic Processing for High-Performance Graph Applications on a Real Processing-In-Memory System
von: Barkhordar, Marzieh, et al.
Veröffentlicht: (2026)
von: Barkhordar, Marzieh, et al.
Veröffentlicht: (2026)
Execution-Centric Characterization of FP8 Matrix Cores, Asynchronous Execution, and Structured Sparsity on AMD MI300A
von: Jarmusch, Aaron, et al.
Veröffentlicht: (2026)
von: Jarmusch, Aaron, et al.
Veröffentlicht: (2026)
On-Package Memory with Universal Chiplet Interconnect Express (UCIe): A Low Power, High Bandwidth, Low Latency and Low Cost Approach
von: Sharma, Debendra Das, et al.
Veröffentlicht: (2025)
von: Sharma, Debendra Das, et al.
Veröffentlicht: (2025)
Improving Multi-Instance GPU Efficiency via Sub-Entry Sharing TLB Design
von: Li, Bingyao, et al.
Veröffentlicht: (2024)
von: Li, Bingyao, et al.
Veröffentlicht: (2024)
TeraPool-SDR: An 1.89TOPS 1024 RV-Cores 4MiB Shared-L1 Cluster for Next-Generation Open-Source Software-Defined Radios
von: Zhang, Yichao, et al.
Veröffentlicht: (2024)
von: Zhang, Yichao, et al.
Veröffentlicht: (2024)
PIMDAL: Mitigating the Memory Bottleneck in Data Analytics using a Real Processing-in-Memory System
von: Frouzakis, Manos, et al.
Veröffentlicht: (2025)
von: Frouzakis, Manos, et al.
Veröffentlicht: (2025)
SAGe: A Lightweight Algorithm-Architecture Co-Design for Mitigating the Data Preparation Bottleneck in Large-Scale Genome Sequence Analysis
von: Ghiasi, Nika Mansouri, et al.
Veröffentlicht: (2025)
von: Ghiasi, Nika Mansouri, et al.
Veröffentlicht: (2025)
Multi-Partner Project: Multi-GPU Performance Portability Analysis for CFD Simulations at Scale
von: Eleftherakis, Panagiotis-Eleftherios, et al.
Veröffentlicht: (2026)
von: Eleftherakis, Panagiotis-Eleftherios, et al.
Veröffentlicht: (2026)
NMP-PaK: Near-Memory Processing Acceleration of Scalable De Novo Genome Assembly
von: Kim, Heewoo, et al.
Veröffentlicht: (2025)
von: Kim, Heewoo, et al.
Veröffentlicht: (2025)
Optimized thread-block arrangement in a GPU implementation of a linear solver for atmospheric chemistry mechanisms
von: Ruiz, Christian Guzman, et al.
Veröffentlicht: (2024)
von: Ruiz, Christian Guzman, et al.
Veröffentlicht: (2024)
TT-Edge: A Hardware-Software Co-Design for Energy-Efficient Tensor-Train Decomposition on Edge AI
von: Kwak, Hyunseok, et al.
Veröffentlicht: (2025)
von: Kwak, Hyunseok, et al.
Veröffentlicht: (2025)
Ähnliche Einträge
-
A New Family of Thread to Core Allocation Policies for an SMT ARM Processor
von: Navarro, Marta, et al.
Veröffentlicht: (2025) -
RevaMp3D: Architecting the Processor Core and Cache Hierarchy for Systems with Monolithically-Integrated Logic and Memory
von: Ghiasi, Nika Mansouri, et al.
Veröffentlicht: (2022) -
TeraPool: A Physical Design Aware, 1024 RISC-V Cores Shared-L1-Memory Scaled-up Cluster Design with High Bandwidth Main Memory Link
von: Zhang, Yichao, et al.
Veröffentlicht: (2026) -
Memory-Centric Computing: Solving Computing's Memory Problem
von: Mutlu, Onur, et al.
Veröffentlicht: (2025) -
LFOC: A Lightweight Fairness-Oriented Cache Clustering Policy for Commodity Multicores
von: García-García, Adrián, et al.
Veröffentlicht: (2024)