SIRA: Scaled-Integer Range Analysis for Optimizing FPGA Dataflow Neural Network Accelerators

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Umuroglu, Yaman, Berganski, Christoph, Jentzsch, Felix, Danilowicz, Michal, Kryjak, Tomasz, Bezaitis, Charalampos, Sjalander, Magnus, Colbert, Ian, Preusser, Thomas, Petri-Koenig, Jakoba, Blott, Michaela
Format:	Preprint
Veröffentlicht:	2025
Schlagworte:	Hardware Architecture
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Online

https://arxiv.org/abs/2508.21493