Buchumschlag

Design and accuracy trade-offs in Computational Statistics

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Xu, Tiancheng, Cox, Alan L., Rixner, Scott
Format:	Preprint
Veröffentlicht:	2025
Schlagworte:	Numerical Analysis Hardware Architecture
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

Efficient FRW Transitions via Stochastic Finite Differences for Handling Non-Stratified Dielectrics
von: Huang, Jiechen, et al.
Veröffentlicht: (2025)

Bit-Accurate Modeling of GPU Matrix Multiply-Accumulate Units: Demystifying Numerical Discrepancy and Accuracy
von: Xie, Peichen, et al.
Veröffentlicht: (2025)

Accurate Models of NVIDIA Tensor Cores
von: Khattak, Faizan A., et al.
Veröffentlicht: (2025)

Accurate Block Quantization in LLMs with Outliers
von: Trukhanov, Nikita, et al.
Veröffentlicht: (2024)

MATLAB Simulator of Level-Index Arithmetic
von: Mikaitis, Mantas
Veröffentlicht: (2024)

Mixed-precision finite element kernels and assembly: Rounding error analysis and hardware acceleration
von: Croci, M., et al.
Veröffentlicht: (2024)

Hawkeye: Reproducing GPU-Level Non-Determinism
von: Badash, Erez, et al.
Veröffentlicht: (2026)

A low-rank balanced truncation approach for large-scale RLCk model order reduction based on extended Krylov subspace and a frequency-aware convergence criterion
von: Giamouzis, Christos, et al.
Veröffentlicht: (2024)

MORCIC: Model Order Reduction Techniques for Electromagnetic Models of Integrated Circuits
von: Garyfallou, Dimitrios, et al.
Veröffentlicht: (2023)

eXmY: A Data Type and Technique for Arbitrary Bit Precision Quantization
von: Agrawal, Aditya, et al.
Veröffentlicht: (2024)

An Open-Source Framework for Efficient Numerically-Tailored Computations
von: Ledoux, Louis, et al.
Veröffentlicht: (2024)

Efficient Hardware Accelerator Based on Medium Granularity Dataflow for SpTRSV
von: Chen, Qian, et al.
Veröffentlicht: (2024)

SHIELD8-UAV: Sequential 8-bit Hardware Implementation of a Precision-Aware 1D-F-CNN for Low-Energy UAV Acoustic Detection and Temporal Tracking
von: Ghanta, Susmita, et al.
Veröffentlicht: (2026)

TREA: Low-precision Time-Multiplexed, Resource-Efficient Edge Accelerator for Object Detection and Classification
von: Sharma, Vijay Pratap, et al.
Veröffentlicht: (2026)

Modeling PFAS in Semiconductor Manufacturing to Quantify Trade-offs in Energy Efficiency and Environmental Impact of Computing Systems
von: Elgamal, Mariam, et al.
Veröffentlicht: (2025)

Multiplier Design Addressing Area-Delay Trade-offs by using DSP and Logic resources on FPGAs
von: Böttcher, Andreas, et al.
Veröffentlicht: (2024)

AssertMiner: Module-Level Spec Generation and Assertion Mining using Static Analysis Guided LLMs
von: Lyu, Hongqin, et al.
Veröffentlicht: (2025)

DeepAssert: An LLM-Aided Verification Framework with Fine-Grained Assertion Generation for Modules with Extracted Module Specifications
von: Wang, Yonghao, et al.
Veröffentlicht: (2025)

AssertFix: Empowering Automated Assertion Fix via Large Language Models
von: Lyu, Hongqin, et al.
Veröffentlicht: (2025)

LIMCA: LLM for Automating Analog In-Memory Computing Architecture Design Exploration
von: Vungarala, Deepak, et al.
Veröffentlicht: (2025)

Multi-Dimensional Vector ISA Extension for Mobile In-Cache Computing
von: Khadem, Alireza, et al.
Veröffentlicht: (2025)

Hardware-Software Co-Design for Accelerating Transformer Inference Leveraging Compute-in-Memory
von: Kim, Dong Eun, et al.
Veröffentlicht: (2025)

Modeling Analog-Digital-Converter Energy and Area for Compute-In-Memory Accelerator Design
von: Andrulis, Tanner, et al.
Veröffentlicht: (2024)

Design of a Reformed Array Logic Binary Multiplier for High-Speed Computations
von: Mohammad, Sakib, et al.
Veröffentlicht: (2024)

An SMT Formalization of Mixed-Precision Matrix Multiplication: Modeling Three Generations of Tensor Cores
von: Valpey, Benjamin, et al.
Veröffentlicht: (2025)

EULER-ADAS: Energy-Efficient & SIMD-Unified Logarithmic-Posit Engine for Precision-Reconfigurable Approximate ADAS Acceleration
von: Lokhande, Mukul, et al.
Veröffentlicht: (2026)

Cross-Layer Design of Vector-Symbolic Computing: Bridging Cognition and Brain-Inspired Hardware Acceleration
von: Du, Shuting, et al.
Veröffentlicht: (2025)

ApproxGNN: A Pretrained GNN for Parameter Prediction in Design Space Exploration for Approximate Computing
von: Vlcek, Ondrej, et al.
Veröffentlicht: (2025)

Harmonia: Algorithm-Hardware Co-Design for Memory- and Compute-Efficient BFP-based LLM Inference
von: Wang, Xinyu, et al.
Veröffentlicht: (2026)

Blink: Fast Automated Design of Run-Time Power Monitors on FPGA-Based Computing Platforms
von: Galimberti, Andrea, et al.
Veröffentlicht: (2024)

A Logic-Reuse Approach to Nibble-based Multiplier Design for Low Power Vector Computing
von: Chowdhury, Md Rownak Hossain, et al.
Veröffentlicht: (2026)

CoQMoE: Co-Designed Quantization and Computation Orchestration for Mixture-of-Experts Vision Transformer on FPGA
von: Dong, Jiale, et al.
Veröffentlicht: (2025)

AssertGen: Enhancement of LLM-aided Assertion Generation through Cross-Layer Signal Bridging
von: Lyu, Hongqin, et al.
Veröffentlicht: (2025)

Disaggregated Architectures and the Redesign of Data Center Ecosystems: Scheduling, Pooling, and Infrastructure Trade-offs
von: Guo, Chao, et al.
Veröffentlicht: (2025)

Weight Transformations in Bit-Sliced Crossbar Arrays for Fault Tolerant Computing-in-Memory: Design Techniques and Evaluation Framework
von: Malhotra, Akul, et al.
Veröffentlicht: (2025)

Rethinking Compute Substrates for 3D-Stacked Near-Memory LLM Decoding: Microarchitecture-Scheduling Co-Design
von: Ai, Chenyang, et al.
Veröffentlicht: (2026)

When Pipelined In-Memory Accelerators Meet Spiking Direct Feedback Alignment: A Co-Design for Neuromorphic Edge Computing
von: Ren, Haoxiong, et al.
Veröffentlicht: (2025)

Iterative LLM-Based Assertion Generation Using Syntax-Semantic Representations for Functional Coverage-Guided Verification
von: Wang, Yonghao, et al.
Veröffentlicht: (2026)

GenDRAM:Hardware-Software Co-Design of General Platform in DRAM
von: Lu, Tsung-Han, et al.
Veröffentlicht: (2026)

AraXL: A Physically Scalable, Ultra-Wide RISC-V Vector Processor Design for Fast and Efficient Computation on Long Vectors
von: Purayil, Navaneeth Kunhi, et al.
Veröffentlicht: (2025)