Buchumschlag

No One-Size-Fits-All: A Workload-Driven Characterization of Bit-Parallel vs. Bit-Serial Data Layouts for Processing-using-Memory

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Zhang, Jingyao, Sadredini, Elaheh
Format:	Preprint
Veröffentlicht:	2025
Schlagworte:	Hardware Architecture
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

A Near-Cache Architectural Framework for Cryptographic Computing
von: Zhang, Jingyao, et al.
Veröffentlicht: (2025)

CryptoSRAM: Enabling High-Throughput Cryptography on MCUs via In-SRAM Computing
von: Zhang, Jingyao, et al.
Veröffentlicht: (2025)

SAIL: SRAM-Accelerated LLM Inference System with Lookup-Table-based GEMV
von: Zhang, Jingyao, et al.
Veröffentlicht: (2025)

Flexible Bit-Truncation Memory for Approximate Applications on the Edge
von: Oswald, William, et al.
Veröffentlicht: (2025)

Stoch-IMC: A Bit-Parallel Stochastic In-Memory Computing Architecture Based on STT-MRAM
von: Hajisadeghi, Amir M., et al.
Veröffentlicht: (2024)

Allspark: Workload Orchestration for Visual Transformers on Processing In-Memory Systems
von: Ge, Mengke, et al.
Veröffentlicht: (2024)

MCBP: A Memory-Compute Efficient LLM Inference Accelerator Leveraging Bit-Slice-enabled Sparsity and Repetitiveness
von: Wang, Huizheng, et al.
Veröffentlicht: (2025)

BitMoD: Bit-serial Mixture-of-Datatype LLM Acceleration
von: Chen, Yuzong, et al.
Veröffentlicht: (2024)

A 64-Spin All-to-All CMOS Ising Machine with Landscape Perturbation Achieving 2.28 nJ/Edge-Bit Energy-to-Solution
von: Salim, Ahmet Yusuf, et al.
Veröffentlicht: (2026)

Bit Transition Reduction by Data Transmission Ordering in NoC-based DNN Accelerator
von: Chen, Yizhi, et al.
Veröffentlicht: (2025)

Weight Transformations in Bit-Sliced Crossbar Arrays for Fault Tolerant Computing-in-Memory: Design Techniques and Evaluation Framework
von: Malhotra, Akul, et al.
Veröffentlicht: (2025)

PICO-RAM: A PVT-Insensitive Analog Compute-In-Memory SRAM Macro with In-Situ Multi-Bit Charge Computing and 6T Thin-Cell-Compatible Layout
von: Chen, Zhiyu, et al.
Veröffentlicht: (2024)

DaPPA: A Data-Parallel Programming Framework for Processing-in-Memory Architectures
von: Oliveira, Geraldo F., et al.
Veröffentlicht: (2023)

Workload Characterization for Branch Predictability
von: Vikas, FNU, et al.
Veröffentlicht: (2025)

Binary Weight Multi-Bit Activation Quantization for Compute-in-Memory CNN Accelerators
von: Zhou, Wenyong, et al.
Veröffentlicht: (2025)

BF-IMNA: A Bit Fluid In-Memory Neural Architecture for Neural Network Acceleration
von: Rakka, Mariam, et al.
Veröffentlicht: (2024)

Bit-Flip Fault Attack: Crushing Graph Neural Networks via Gradual Bit Search
von: Abharian, Sanaz Kazemi, et al.
Veröffentlicht: (2025)

Breaking the HBM Bit Cost Barrier: Domain-Specific ECC for AI Inference Infrastructure
von: Xie, Rui, et al.
Veröffentlicht: (2025)

Platinum: Path-Adaptable LUT-Based Accelerator Tailored for Low-Bit Weight Matrix Multiplication
von: Shan, Haoxuan, et al.
Veröffentlicht: (2025)

RAS: A Bit-Exact rANS Accelerator For High-Performance Neural Lossless Compression
von: Qin, Yuchao, et al.
Veröffentlicht: (2025)

Big-PERCIVAL: Exploring the Native Use of 64-Bit Posit Arithmetic in Scientific Computing
von: Mallasén, David, et al.
Veröffentlicht: (2023)

Bit-Width-Aware Design Environment for Few-Shot Learning on Edge AI Hardware
von: Kanda, R., et al.
Veröffentlicht: (2026)

Commercial Evaluation of Zero-Skipping MAC Design for Bit Sparsity Exploitation in DL Inference
von: Nair, Harideep, et al.
Veröffentlicht: (2024)

Towards Efficient SRAM-PIM Architecture Design by Exploiting Unstructured Bit-Level Sparsity
von: Duan, Cenlin, et al.
Veröffentlicht: (2024)

T-MAN: Enabling End-to-End Low-Bit LLM Inference on NPUs via Unified Table Lookup
von: Wei, Jianyu, et al.
Veröffentlicht: (2025)

Efficient SRAM-PIM Co-design by Joint Exploration of Value-Level and Bit-Level Sparsity
von: Duan, Cenlin, et al.
Veröffentlicht: (2025)

Analysis of Single Event Induced Bit Faults in a Deep Neural Network Accelerator Pipeline
von: Jonckers, Naïn, et al.
Veröffentlicht: (2025)

Exploring the Performance Improvement of Tensor Processing Engines through Transformation in the Bit-weight Dimension of MACs
von: Wu, Qizhe, et al.
Veröffentlicht: (2025)

BitROM: Weight Reload-Free CiROM Architecture Towards Billion-Parameter 1.58-bit LLM Inference
von: Zhang, Wenlun, et al.
Veröffentlicht: (2025)

Efficient FIR filtering with Bit Layer Multiply Accumulator
von: Liguori, Vincenzo
Veröffentlicht: (2024)

ITERA-LLM: Boosting Sub-8-Bit Large Language Model Inference via Iterative Tensor Decomposition
von: Zheng, Keran, et al.
Veröffentlicht: (2025)

Energy-Efficient p-Bit-Based Fully-Connected Quantum-Inspired Simulated Annealer with Dual BRAM Architecture
von: Onizawa, Naoya, et al.
Veröffentlicht: (2026)

Communication Characterization of AI Workloads for Large-scale Multi-chiplet Accelerators
von: Musavi, Mariam, et al.
Veröffentlicht: (2024)

A Bit Level Weight Reordering Strategy Based on Column Similarity to Explore Weight Sparsity in RRAM-based NN Accelerator
von: Yang, Weiping, et al.
Veröffentlicht: (2025)

FAULT+PROBE: A Generic Rowhammer-based Bit Recovery Attack
von: Derya, Kemal, et al.
Veröffentlicht: (2024)

SliceMoE: Bit-Sliced Expert Caching under Miss-Rate Constraints for Efficient MoE Inference
von: Choi, Yuseon, et al.
Veröffentlicht: (2025)

3D-TrIM: A Memory-Efficient Spatial Computing Architecture for Convolution Workloads
von: Sestito, Cristian, et al.
Veröffentlicht: (2025)

Characterizing and Optimizing Realistic Workloads on a Commercial Compute-in-SRAM Device
von: Zhang, Niansong, et al.
Veröffentlicht: (2025)

Panacea: Novel DNN Accelerator using Accuracy-Preserving Asymmetric Quantization and Energy-Saving Bit-Slice Sparsity
von: Kam, Dongyun, et al.
Veröffentlicht: (2024)

Asynchronous Memory Access Unit: Exploiting Massive Parallelism for Far Memory Access
von: Wang, Luming, et al.
Veröffentlicht: (2024)