LLM-VeriPPA: Power, Performance, and Area Optimization aware Verilog Code Generation with Large Language Models

Fuente: arXiv

Enregistré dans:

Détails bibliographiques
Auteurs principaux:	Thorat, Kiran, Zhao, Jiahui, Liu, Yaotian, Hasan, Amit, Peng, Hongwu, Xie, Xi, Lei, Bin, Ding, Caiwen
Format:	Preprint
Publié:	2025
Sujets:	Hardware Architecture Machine Learning
Accès en ligne:	Acceder al recurso
Tags:	Ajouter un tag Pas de tags, Soyez le premier à ajouter un tag!

Internet

https://arxiv.org/abs/2510.15899