Buchumschlag

LLM-VeriPPA: Power, Performance, and Area Optimization aware Verilog Code Generation with Large Language Models

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Thorat, Kiran, Zhao, Jiahui, Liu, Yaotian, Hasan, Amit, Peng, Hongwu, Xie, Xi, Lei, Bin, Ding, Caiwen
Format:	Preprint
Veröffentlicht:	2025
Schlagworte:	Hardware Architecture Machine Learning
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

HiVeGen -- Hierarchical LLM-based Verilog Generation for Scalable Chip Design
von: Tang, Jinwei, et al.
Veröffentlicht: (2024)

Advanced Large Language Model (LLM)-Driven Verilog Development: Enhancing Power, Performance, and Area Optimization in Code Synthesis
von: Thorat, Kiran, et al.
Veröffentlicht: (2023)

AutoVeriFix: Automatically Correcting Errors and Enhancing Functional Correctness in LLM-Generated Verilog Code
von: Tan, Yan, et al.
Veröffentlicht: (2025)

VeriContaminated: Assessing LLM-Driven Verilog Coding for Data Contamination
von: Wang, Zeng, et al.
Veröffentlicht: (2025)

VeriInteresting: An Empirical Study of Model Prompt Interactions in Verilog Code Generation
von: Collini, Luca, et al.
Veröffentlicht: (2026)

VerilogMonkey: Exploring Parallel Scaling for Automated Verilog Code Generation with LLMs
von: Niu, Juxin, et al.
Veröffentlicht: (2025)

VeriLoC: Line-of-Code Level Prediction of Hardware Design Quality from Verilog Code
von: Hemadri, Raghu Vamshi, et al.
Veröffentlicht: (2025)

VerilogCL: A Contrastive Learning Framework for Robust LLM-Based Verilog Generation
von: Tan, Yan, et al.
Veröffentlicht: (2026)

Veritas: Deterministic Verilog Code Synthesis from LLM-Generated Conjunctive Normal Form
von: Roy, Prithwish Basu, et al.
Veröffentlicht: (2025)

VeriGRAG: Enhancing LLM-Based Verilog Code Generation with Structure-Aware Soft Prompts
von: Zhao, Jiayu, et al.
Veröffentlicht: (2025)

VeriDebug: A Unified LLM for Verilog Debugging via Contrastive Embedding and Guided Correction
von: Wang, Ning, et al.
Veröffentlicht: (2025)

VeriLeaky: Navigating IP Protection vs Utility in Fine-Tuning for LLM-Driven Verilog Coding
von: Wang, Zeng, et al.
Veröffentlicht: (2025)

LintLLM: An Open-Source Verilog Linting Framework Based on Large Language Models
von: Fang, Zhigang, et al.
Veröffentlicht: (2025)

Bridging the Last Mile of Circuit Design: PostEDA-Bench, a Hierarchical Benchmark for PPA Convergence and DRC Fixing
von: Liu, Pengju, et al.
Veröffentlicht: (2026)

EvoVerilog: Large Langugage Model Assisted Evolution of Verilog Code
von: Guo, Ping, et al.
Veröffentlicht: (2025)

POET: Power-Oriented Evolutionary Tuning for LLM-Based RTL PPA Optimization
von: Ping, Heng, et al.
Veröffentlicht: (2026)

AutoPPA: Automated Circuit PPA Optimization via Contrastive Code-based Rule Library Learning
von: Li, Chongxiao, et al.
Veröffentlicht: (2026)

Large Language Model for Verilog Generation with Code-Structure-Guided Reinforcement Learning
von: Wang, Ning, et al.
Veröffentlicht: (2024)

Exploring the Agentic Frontier of Verilog Code Generation
von: Yubeaton, Patrick, et al.
Veröffentlicht: (2026)

HaVen: Hallucination-Mitigated LLM for Verilog Code Generation Aligned with HDL Engineers
von: Yang, Yiyao, et al.
Veröffentlicht: (2025)

Large Language Model for Verilog Code Generation: Literature Review and the Road Ahead
von: Yang, Guang, et al.
Veröffentlicht: (2025)

ReasoningV: Efficient Verilog Code Generation with Adaptive Hybrid Reasoning Model
von: Qin, Haiyan, et al.
Veröffentlicht: (2025)

Annotating Slack Directly on Your Verilog: Fine-Grained RTL Timing Evaluation for Early Optimization
von: Fang, Wenji, et al.
Veröffentlicht: (2024)

AutoVCoder: A Systematic Framework for Automated Verilog Code Generation using LLMs
von: Gao, Mingzhe, et al.
Veröffentlicht: (2024)

HDLFORGE: A Two-Stage Multi-Agent Framework for Efficient Verilog Code Generation with Adaptive Model Escalation
von: Abdollahi, Armin, et al.
Veröffentlicht: (2026)

VeriCWEty: Embedding enabled Line-Level CWE Detection in Verilog
von: Roy, Prithwish Basu, et al.
Veröffentlicht: (2026)

Insights from Verification: Training a Verilog Generation LLM with Reinforcement Learning with Testbench Feedback
von: Wang, Ning, et al.
Veröffentlicht: (2025)

DaPPA: A Data-Parallel Programming Framework for Processing-in-Memory Architectures
von: Oliveira, Geraldo F., et al.
Veröffentlicht: (2023)

VeriMind: Agentic LLM for Automated Verilog Generation with a Novel Evaluation Metric
von: Nadimi, Bardia, et al.
Veröffentlicht: (2025)

LLM-Powered Code Analysis and Optimization for Gaussian Splatting Kernels
von: Hu, Yi, et al.
Veröffentlicht: (2025)

Python-based DSL for generating Verilog model of Synchronous Digital Circuits
von: Datar, Mandar, et al.
Veröffentlicht: (2024)

MetRex: A Benchmark for Verilog Code Metric Reasoning Using LLMs
von: Abdelatty, Manar, et al.
Veröffentlicht: (2024)

Voxel-CIM: An Efficient Compute-in-Memory Accelerator for Voxel-based Point Cloud Neural Networks
von: Lin, Xipeng, et al.
Veröffentlicht: (2024)

MG-Verilog: Multi-grained Dataset Towards Enhanced LLM-assisted Verilog Generation
von: Zhang, Yongan, et al.
Veröffentlicht: (2024)

VFlow: Discovering Optimal Agentic Workflows for Verilog Generation
von: Wei, Yangbo, et al.
Veröffentlicht: (2025)

QiMeng-SALV: Signal-Aware Learning for Verilog Code Generation
von: Zhang, Yang, et al.
Veröffentlicht: (2025)

Location is Key: Leveraging Large Language Model for Functional Bug Localization in Verilog
von: Yao, Bingkun, et al.
Veröffentlicht: (2024)

VRank: Enhancing Verilog Code Generation from Large Language Models via Self-Consistency
von: Zhao, Zhuorui, et al.
Veröffentlicht: (2025)

Revisiting VerilogEval: A Year of Improvements in Large-Language Models for Hardware Code Generation
von: Pinckney, Nathaniel, et al.
Veröffentlicht: (2024)

VeriReason: Reinforcement Learning with Testbench Feedback for Reasoning-Enhanced Verilog Generation
von: Wang, Yiting, et al.
Veröffentlicht: (2025)