A Jammer-Resilient 2.87 mm$^2$ 1.28 MS/s 310 mW Multi-Antenna Synchronization ASIC in 65 nm

Fuente: arXiv

Guardado en:

Detalles Bibliográficos
Autores principales:	Arquint, Flurin, Castañeda, Oscar, Marti, Gian, Studer, Christoph
Formato:	Preprint
Publicado:	2025
Materias:	Hardware Architecture
Acceso en línea:	Acceder al recurso
Etiquetas:	Agregar Etiqueta Sin Etiquetas, Sea el primero en etiquetar este registro!

Internet

https://arxiv.org/abs/2511.21451