A Jammer-Resilient 2.87 mm$^2$ 1.28 MS/s 310 mW Multi-Antenna Synchronization ASIC in 65 nm

Fuente: arXiv

Enregistré dans:

Détails bibliographiques
Auteurs principaux:	Arquint, Flurin, Castañeda, Oscar, Marti, Gian, Studer, Christoph
Format:	Preprint
Publié:	2025
Sujets:	Hardware Architecture
Accès en ligne:	Acceder al recurso
Tags:	Ajouter un tag Pas de tags, Soyez le premier à ajouter un tag!

Internet

https://arxiv.org/abs/2511.21451