Mitigating hallucinations and omissions in LLMs for invertible problems: An application to hardware logic design automation
Fuente:
arXiv
Gespeichert in:
| Hauptverfasser: | Cassidy, Andrew S., Garreau, Guillaume, Sivagnaname, Jay, Grassi, Mike, Brezzo, Bernard, Arthur, John V., Modha, Dharmendra S. |
|---|---|
| Format: | Preprint |
| Veröffentlicht: |
2025
|
| Schlagworte: | |
| Online-Zugang: | |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Ähnliche Einträge
Algorithm-hardware co-design for Energy-Efficient A/D conversion in ReRAM-based accelerators
von: Zhang, Chenguang, et al.
Veröffentlicht: (2024)
von: Zhang, Chenguang, et al.
Veröffentlicht: (2024)
IMSSA: Deploying modern state-space models on memristive in-memory compute hardware
von: Siegel, Sebastian, et al.
Veröffentlicht: (2024)
von: Siegel, Sebastian, et al.
Veröffentlicht: (2024)
Enhancing software-hardware co-design for HEP by low-overhead profiling of single- and multi-threaded programs on diverse architectures with Adaptyst
von: Graczyk, Maksymilian, et al.
Veröffentlicht: (2025)
von: Graczyk, Maksymilian, et al.
Veröffentlicht: (2025)
MatrixFlow: System-Accelerator co-design for high-performance transformer applications
von: Liu, Qunyou, et al.
Veröffentlicht: (2025)
von: Liu, Qunyou, et al.
Veröffentlicht: (2025)
ChipGPT: How far are we from natural language hardware design
von: Chang, Kaiyan, et al.
Veröffentlicht: (2023)
von: Chang, Kaiyan, et al.
Veröffentlicht: (2023)
Extending CPU-less parallel execution of lambda calculus in digital logic with lists and arithmetic
von: Fitchett, Harry, et al.
Veröffentlicht: (2026)
von: Fitchett, Harry, et al.
Veröffentlicht: (2026)
A CMOS Probabilistic Computing Chip With In-situ hardware Aware Learning
von: Jhonsa, Jinesh, et al.
Veröffentlicht: (2025)
von: Jhonsa, Jinesh, et al.
Veröffentlicht: (2025)
A Scalable NorthPole System with End-to-End Vertical Integration for Low-Latency and Energy-Efficient LLM Inference
von: DeBole, Michael V., et al.
Veröffentlicht: (2025)
von: DeBole, Michael V., et al.
Veröffentlicht: (2025)
HAPM -- Hardware Aware Pruning Method for CNN hardware accelerators in resource constrained devices
von: Peccia, Federico Nicolas, et al.
Veröffentlicht: (2024)
von: Peccia, Federico Nicolas, et al.
Veröffentlicht: (2024)
@NTT: Algorithm-Targeted NTT hardware acceleration via Design-Time Constant Optimization
von: Nabeel, Mohammed, et al.
Veröffentlicht: (2026)
von: Nabeel, Mohammed, et al.
Veröffentlicht: (2026)
The Non-Predictability of Mispredicted Branches using Timing Information
von: Constantinou, Ioannis, et al.
Veröffentlicht: (2026)
von: Constantinou, Ioannis, et al.
Veröffentlicht: (2026)
Automated SVA Generation with LLMs
von: Fu, Lik Tung, et al.
Veröffentlicht: (2026)
von: Fu, Lik Tung, et al.
Veröffentlicht: (2026)
Evaluation of isolation design flow (IDF) for Single Chip Cryptography (SCC) application
von: Malik, Arsalan Ali
Veröffentlicht: (2025)
von: Malik, Arsalan Ali
Veröffentlicht: (2025)
DRACO: Co-design for DSP-Efficient Rigid Body Dynamics Accelerator
von: Liu, Xingyu, et al.
Veröffentlicht: (2025)
von: Liu, Xingyu, et al.
Veröffentlicht: (2025)
Analyzing the capabilities of HLS and RTL tools in the design of an FPGA Montgomery Multiplier
von: Ifrim, Rares, et al.
Veröffentlicht: (2025)
von: Ifrim, Rares, et al.
Veröffentlicht: (2025)
Memristor-based hardware and algorithms for higher-order Hopfield optimization solver outperforming quadratic Ising machines
von: Hizzani, Mohammad, et al.
Veröffentlicht: (2023)
von: Hizzani, Mohammad, et al.
Veröffentlicht: (2023)
OptGM: An Optimized Gate Merging Method to Mitigate NBTI in Digital Circuits
von: Hajisadeghi, Amir M., et al.
Veröffentlicht: (2025)
von: Hajisadeghi, Amir M., et al.
Veröffentlicht: (2025)
Mitigating the Bandwidth Wall via Data-Streaming System-Accelerator Co-Design
von: Liu, Qunyou, et al.
Veröffentlicht: (2026)
von: Liu, Qunyou, et al.
Veröffentlicht: (2026)
SpeedLLM: An FPGA Co-design of Large Language Model Inference Accelerator
von: Wang, Peipei, et al.
Veröffentlicht: (2025)
von: Wang, Peipei, et al.
Veröffentlicht: (2025)
A RISC-V SOC for Terahertz IoT Devices: Implementation and design challenges
von: Zhong, Xinchao, et al.
Veröffentlicht: (2024)
von: Zhong, Xinchao, et al.
Veröffentlicht: (2024)
Memristor Technologies for Dynamic Vision Sensors: A Critical Assessment and Research Roadmap
von: Sadoun, Mohamad Yazan, et al.
Veröffentlicht: (2026)
von: Sadoun, Mohamad Yazan, et al.
Veröffentlicht: (2026)
Hardware-Software Co-design for 3D-DRAM-based LLM Serving Accelerator
von: Li, Cong, et al.
Veröffentlicht: (2026)
von: Li, Cong, et al.
Veröffentlicht: (2026)
Inclusive-PIM: Hardware-Software Co-design for Broad Acceleration on Commercial PIM Architectures
von: Alsop, Johnathan, et al.
Veröffentlicht: (2023)
von: Alsop, Johnathan, et al.
Veröffentlicht: (2023)
Histogram-Equalized Quantization for logic-gated Residual Neural Networks
von: Nguyen, Van Thien, et al.
Veröffentlicht: (2025)
von: Nguyen, Van Thien, et al.
Veröffentlicht: (2025)
Efficient SRAM-PIM Co-design by Joint Exploration of Value-Level and Bit-Level Sparsity
von: Duan, Cenlin, et al.
Veröffentlicht: (2025)
von: Duan, Cenlin, et al.
Veröffentlicht: (2025)
EA4RCA:Efficient AIE accelerator design framework for Regular Communication-Avoiding Algorithm
von: Zhang, W. B., et al.
Veröffentlicht: (2024)
von: Zhang, W. B., et al.
Veröffentlicht: (2024)
An integrated design of energy and indoor environmental quality monitoring system for effective building performance management
von: Zakka, Vincent Gbouna, et al.
Veröffentlicht: (2025)
von: Zakka, Vincent Gbouna, et al.
Veröffentlicht: (2025)
ReducedLUT: Table Decomposition with "Don't Care" Conditions
von: Cassidy, Oliver, et al.
Veröffentlicht: (2024)
von: Cassidy, Oliver, et al.
Veröffentlicht: (2024)
StreamTensor: Make Tensors Stream in Dataflow Accelerators for LLMs
von: Ye, Hanchen, et al.
Veröffentlicht: (2025)
von: Ye, Hanchen, et al.
Veröffentlicht: (2025)
Faster Inference of LLMs using FP8 on the Intel Gaudi
von: Lee, Joonhyung, et al.
Veröffentlicht: (2025)
von: Lee, Joonhyung, et al.
Veröffentlicht: (2025)
UVLLM: An Automated Universal RTL Verification Framework using LLMs
von: Hu, Yuchen, et al.
Veröffentlicht: (2024)
von: Hu, Yuchen, et al.
Veröffentlicht: (2024)
HSCO-Bench: An Agent-Driven End-to-End Hardware-Software Co-design Benchmark for Systems-on-Chip
von: Tsai, Pei-Huan, et al.
Veröffentlicht: (2026)
von: Tsai, Pei-Huan, et al.
Veröffentlicht: (2026)
SkyByte: Architecting an Efficient Memory-Semantic CXL-based SSD with OS and Hardware Co-design
von: Zhang, Haoyang, et al.
Veröffentlicht: (2025)
von: Zhang, Haoyang, et al.
Veröffentlicht: (2025)
NetGAP: A Graph-Grammar approach for concept design of networked platforms with extra-functional requirements
von: de Moraes, Rodrigo Saar, et al.
Veröffentlicht: (2023)
von: de Moraes, Rodrigo Saar, et al.
Veröffentlicht: (2023)
Addressing memory bandwidth scalability in vector processors for streaming applications
von: Altayo, Jordi, et al.
Veröffentlicht: (2025)
von: Altayo, Jordi, et al.
Veröffentlicht: (2025)
Fast and low energy approximate full adder based on FELIX logic
von: Fatemieh, Seyed Erfan, et al.
Veröffentlicht: (2025)
von: Fatemieh, Seyed Erfan, et al.
Veröffentlicht: (2025)
C2HLSC: Can LLMs Bridge the Software-to-Hardware Design Gap?
von: Collini, Luca, et al.
Veröffentlicht: (2024)
von: Collini, Luca, et al.
Veröffentlicht: (2024)
LEXI: Lossless Exponent Coding for Efficient Inter-Chiplet Communication in Hybrid LLMs
von: Sun, Miao, et al.
Veröffentlicht: (2026)
von: Sun, Miao, et al.
Veröffentlicht: (2026)
Human-AI Interaction: Evaluating LLM Reasoning on Digital Logic Circuit included Graph Problems, in terms of creativity in design and analysis
von: Thota, Yogeswar Reddy, et al.
Veröffentlicht: (2026)
von: Thota, Yogeswar Reddy, et al.
Veröffentlicht: (2026)
From RTL to Prompt Coding: Empowering the Next Generation of Chip Designers through LLMs
von: Krupp, Lukas, et al.
Veröffentlicht: (2026)
von: Krupp, Lukas, et al.
Veröffentlicht: (2026)
Ähnliche Einträge
-
Algorithm-hardware co-design for Energy-Efficient A/D conversion in ReRAM-based accelerators
von: Zhang, Chenguang, et al.
Veröffentlicht: (2024) -
IMSSA: Deploying modern state-space models on memristive in-memory compute hardware
von: Siegel, Sebastian, et al.
Veröffentlicht: (2024) -
Enhancing software-hardware co-design for HEP by low-overhead profiling of single- and multi-threaded programs on diverse architectures with Adaptyst
von: Graczyk, Maksymilian, et al.
Veröffentlicht: (2025) -
MatrixFlow: System-Accelerator co-design for high-performance transformer applications
von: Liu, Qunyou, et al.
Veröffentlicht: (2025) -
ChipGPT: How far are we from natural language hardware design
von: Chang, Kaiyan, et al.
Veröffentlicht: (2023)