Buchumschlag

Making Strong Error-Correcting Codes Work Effectively for HBM in AI Inference

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Xie, Rui, Fang, Yunhua, Haq, Asad Ul, Ma, Linsen, Sen, Sanchari, Venkataramani, Swagath, Liu, Liu, Zhang, Tong
Format:	Preprint
Veröffentlicht:	2025
Schlagworte:	Hardware Architecture
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

Breaking the HBM Bit Cost Barrier: Domain-Specific ECC for AI Inference Infrastructure
von: Xie, Rui, et al.
Veröffentlicht: (2025)

SmartQuant: CXL-based AI Model Store in Support of Runtime Configurable Weight Quantization
von: Xie, Rui, et al.
Veröffentlicht: (2024)

Reimagining Memory Access for LLM Inference: Compression-Aware Memory Controller Design
von: Xie, Rui, et al.
Veröffentlicht: (2025)

TRACE: Unlocking Effective CXL Bandwidth via Lossless Compression and Precision Scaling
von: Xie, Rui, et al.
Veröffentlicht: (2025)

Accelerating LLM Inference via Dynamic KV Cache Placement in Heterogeneous Memory System
von: Fang, Yunhua, et al.
Veröffentlicht: (2025)

Error Detection and Correction Codes for Safe In-Memory Computations
von: Parrini, Luca, et al.
Veröffentlicht: (2024)

AutoVeriFix: Automatically Correcting Errors and Enhancing Functional Correctness in LLM-Generated Verilog Code
von: Tan, Yan, et al.
Veröffentlicht: (2025)

Is Finer Better? The Limits of Microscaling Formats in Large Language Models
von: Fasoli, Andrea, et al.
Veröffentlicht: (2026)

Towards Error Correction for Computing in Racetrack Memory
von: Brazzle, Preston, et al.
Veröffentlicht: (2024)

DRIFT: Harnessing Inherent Fault Tolerance for Efficient and Reliable Diffusion Model Inference
von: Wen, Jinqi, et al.
Veröffentlicht: (2026)

BOLT: Bandwidth-Optimized Lightning-Fast Oblivious Map powered by Secure HBM Accelerators
von: Guo, Yitong, et al.
Veröffentlicht: (2025)

Low Complexity Deep Learning Augmented Wireless Channel Estimation for Pilot-Based OFDM on Zynq System on Chip
von: Sharma, Animesh, et al.
Veröffentlicht: (2024)

Efficient Message Passing Architecture for GCN Training on HBM-based FPGAs with Orthogonal Topology On-Chip Networks
von: Wu, Qizhe, et al.
Veröffentlicht: (2024)

Read Disturbance in High Bandwidth Memory: A Detailed Experimental Study on HBM2 DRAM Chips
von: Olgun, Ataberk, et al.
Veröffentlicht: (2023)

RangeGuard: Efficient, Bounded Approximate Error Correction for Reliable DNNs
von: Ko, Hanum, et al.
Veröffentlicht: (2026)

SpecMamba: Accelerating Mamba Inference on FPGA with Speculative Decoding
von: Zhong, Linfeng, et al.
Veröffentlicht: (2025)

Five-Minute Rule 40 Years Later: A First-Principles Revisit for Modern Memory Hierarchy
von: Zhang, Tong, et al.
Veröffentlicht: (2025)

Occamy: A 432-Core Dual-Chiplet Dual-HBM2E 768-DP-GFLOP/s RISC-V System for 8-to-64-bit Dense and Sparse Computing in 12nm FinFET
von: Scheffler, Paul, et al.
Veröffentlicht: (2025)

TAPA-CS: Enabling Scalable Accelerator Design on Distributed HBM-FPGAs
von: Prakriya, Neha, et al.
Veröffentlicht: (2023)

Annotating Slack Directly on Your Verilog: Fine-Grained RTL Timing Evaluation for Early Optimization
von: Fang, Wenji, et al.
Veröffentlicht: (2024)

CircuitFusion: Multimodal Circuit Representation Learning for Agile Chip Design
von: Fang, Wenji, et al.
Veröffentlicht: (2025)

The Immutable Tensor Architecture: A Pure Dataflow Approach for Secure, Energy-Efficient AI Inference
von: Li, Fang
Veröffentlicht: (2025)

ReaLM: Reliable and Efficient Large Language Model Inference with Statistical Algorithm-Based Fault Tolerance
von: Xie, Tong, et al.
Veröffentlicht: (2025)

An Architectural Error Metric for CNN-Oriented Approximate Multipliers
von: Liu, Ao, et al.
Veröffentlicht: (2024)

RTLFixer: Automatically Fixing RTL Syntax Errors with Large Language Models
von: Tsai, Yun-Da, et al.
Veröffentlicht: (2023)

OpenLLM-RTL: Open Dataset and Benchmark for LLM-Aided Design RTL Generation
von: Liu, Shang, et al.
Veröffentlicht: (2025)

ConiQ: Enabling Concatenated Quantum Error Correction on Neutral Atom Arrays
von: Liu, Pengyu, et al.
Veröffentlicht: (2025)

A Cost-Effective Near-Storage Processing Solution for Offline Inference of Long-Context LLMs
von: Jang, Hongsun, et al.
Veröffentlicht: (2025)

Work-in-Progress: Real-Time Neural Network Inference on a Custom RISC-V Multicore Vector Processor
von: Kirschner, Maximilian, et al.
Veröffentlicht: (2024)

Occamy: A 432-Core 28.1 DP-GFLOP/s/W 83% FPU Utilization Dual-Chiplet, Dual-HBM2E RISC-V-based Accelerator for Stencil and Sparse Linear Algebra Computations with 8-to-64-bit Floating-Point Support in 12nm FinFET
von: Paulin, Gianna, et al.
Veröffentlicht: (2024)

Accurate Leakage Speculation for Quantum Error Correction
von: Mude, Chaithanya Naik, et al.
Veröffentlicht: (2025)

Lifecycle Cost-Effectiveness Modeling for Redundancy-Enhanced Multi-Chiplet Architectures
von: Liu, Zizhen, et al.
Veröffentlicht: (2026)

HOPE: Holistic STT-RAM Architecture Exploration Framework for Future Cross-Platform Analysis
von: SeyedFaraji, Saeed, et al.
Veröffentlicht: (2024)

ReChisel: Effective Automatic Chisel Code Generation by LLM with Reflection
von: Niu, Juxin, et al.
Veröffentlicht: (2025)

Managing Classical Processing Requirements for Quantum Error Correction
von: Maurya, Satvik, et al.
Veröffentlicht: (2024)

Low Latency GNN Accelerator for Quantum Error Correction
von: Cicero, Alessio, et al.
Veröffentlicht: (2026)

Compromising the Intelligence of Modern DNNs: On the Effectiveness of Targeted RowPress
von: Zhou, Ranyang, et al.
Veröffentlicht: (2024)

A Scalable RISC-V Vector Processor Enabling Efficient Multi-Precision DNN Inference
von: Wang, Chuanning, et al.
Veröffentlicht: (2024)

CraftRTL: High-quality Synthetic Data Generation for Verilog Code Models with Correct-by-Construction Non-Textual Representations and Targeted Code Repair
von: Liu, Mingjie, et al.
Veröffentlicht: (2024)

SPEED: A Scalable RISC-V Vector Processor Enabling Efficient Multi-Precision DNN Inference
von: Wang, Chuanning, et al.
Veröffentlicht: (2024)