GRPO with State Mutations: Improving LLM-Based Hardware Test Plan Generation
Fuente:
arXiv
Gespeichert in:
| Hauptverfasser: | Kochar, Dimple Vijay, Pinckney, Nathaniel, Liu, Guan-Ting, Ho, Chia-Tung, Deng, Chenhui, Ren, Haoxing, Khailany, Brucek |
|---|---|
| Format: | Preprint |
| Veröffentlicht: |
2026
|
| Schlagworte: | |
| Online-Zugang: | |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Ähnliche Einträge
Marco: Configurable Graph-Based Task Solving and Multi-AI Agents Framework for Hardware Design
von: Ho, Chia-Tung, et al.
Veröffentlicht: (2025)
von: Ho, Chia-Tung, et al.
Veröffentlicht: (2025)
ACE-RTL: When Agentic Context Evolution Meets RTL-Specialized LLMs
von: Deng, Chenhui, et al.
Veröffentlicht: (2026)
von: Deng, Chenhui, et al.
Veröffentlicht: (2026)
Revisiting VerilogEval: A Year of Improvements in Large-Language Models for Hardware Code Generation
von: Pinckney, Nathaniel, et al.
Veröffentlicht: (2024)
von: Pinckney, Nathaniel, et al.
Veröffentlicht: (2024)
Comprehensive Verilog Design Problems: A Next-Generation Benchmark Dataset for Evaluating Large Language Models and Agents on RTL Design and Verification
von: Pinckney, Nathaniel, et al.
Veröffentlicht: (2025)
von: Pinckney, Nathaniel, et al.
Veröffentlicht: (2025)
Large Language Model (LLM) for Standard Cell Layout Design Optimization
von: Ho, Chia-Tung, et al.
Veröffentlicht: (2024)
von: Ho, Chia-Tung, et al.
Veröffentlicht: (2024)
ScaleRTL: Scaling LLMs with Reasoning Data and Test-Time Compute for Accurate RTL Code Generation
von: Deng, Chenhui, et al.
Veröffentlicht: (2025)
von: Deng, Chenhui, et al.
Veröffentlicht: (2025)
DRC-Coder: Automated DRC Checker Code Generation Using LLM Autonomous Agent
von: Chang, Chen-Chia, et al.
Veröffentlicht: (2024)
von: Chang, Chen-Chia, et al.
Veröffentlicht: (2024)
FGMP: Fine-Grained Mixed-Precision Weight and Activation Quantization for Hardware-Accelerated LLM Inference
von: Hooper, Coleman, et al.
Veröffentlicht: (2025)
von: Hooper, Coleman, et al.
Veröffentlicht: (2025)
ChipAlign: Instruction Alignment in Large Language Models for Chip Design via Geodesic Interpolation
von: Deng, Chenhui, et al.
Veröffentlicht: (2024)
von: Deng, Chenhui, et al.
Veröffentlicht: (2024)
FVDebug: An LLM-Driven Debugging Assistant for Automated Root Cause Analysis of Formal Verification Failures
von: Bai, Yunsheng, et al.
Veröffentlicht: (2025)
von: Bai, Yunsheng, et al.
Veröffentlicht: (2025)
GauRast: Enhancing GPU Triangle Rasterizers to Accelerate 3D Gaussian Splatting
von: Li, Sixu, et al.
Veröffentlicht: (2025)
von: Li, Sixu, et al.
Veröffentlicht: (2025)
Spec2RTL-Agent: Automated Hardware Code Generation from Complex Specifications Using LLM Agent Systems
von: Yu, Zhongzhi, et al.
Veröffentlicht: (2025)
von: Yu, Zhongzhi, et al.
Veröffentlicht: (2025)
FVRuleLearner: Operator-Level Reasoning Tree (OP-Tree)-Based Rules Learning for Formal Verification
von: Wan, Lily Jiaxin, et al.
Veröffentlicht: (2026)
von: Wan, Lily Jiaxin, et al.
Veröffentlicht: (2026)
PRO-V-R1: Reasoning Enhanced Programming Agent for RTL Verification
von: Zhao, Yujie, et al.
Veröffentlicht: (2025)
von: Zhao, Yujie, et al.
Veröffentlicht: (2025)
FVEval: Understanding Language Model Capabilities in Formal Verification of Digital Hardware
von: Kang, Minwoo, et al.
Veröffentlicht: (2024)
von: Kang, Minwoo, et al.
Veröffentlicht: (2024)
RTLFixer: Automatically Fixing RTL Syntax Errors with Large Language Models
von: Tsai, Yun-Da, et al.
Veröffentlicht: (2023)
von: Tsai, Yun-Da, et al.
Veröffentlicht: (2023)
Autonomous Evolution of EDA Tools: Multi-Agent Self-Evolved ABC
von: Yu, Cunxi, et al.
Veröffentlicht: (2026)
von: Yu, Cunxi, et al.
Veröffentlicht: (2026)
VerilogCoder: Autonomous Verilog Coding Agents with Graph-based Planning and Abstract Syntax Tree (AST)-based Waveform Tracing Tool
von: Ho, Chia-Tung, et al.
Veröffentlicht: (2024)
von: Ho, Chia-Tung, et al.
Veröffentlicht: (2024)
SQ-DM: Accelerating Diffusion Models with Aggressive Quantization and Temporal Sparsity
von: Fan, Zichen, et al.
Veröffentlicht: (2025)
von: Fan, Zichen, et al.
Veröffentlicht: (2025)
Analyzing and Improving Hardware Modeling of Accel-Sim
von: Huerta, Rodrigo, et al.
Veröffentlicht: (2024)
von: Huerta, Rodrigo, et al.
Veröffentlicht: (2024)
ChatSVA: Bridging SVA Generation for Hardware Verification via Task-Specific LLMs
von: Fu, Lik Tung, et al.
Veröffentlicht: (2026)
von: Fu, Lik Tung, et al.
Veröffentlicht: (2026)
always_comm: An FPGA-based Hardware Accelerator for Audio/Video Compression and Transmission
von: Parthasarathy, Rishab, et al.
Veröffentlicht: (2025)
von: Parthasarathy, Rishab, et al.
Veröffentlicht: (2025)
FPGA-Optimized Hardware Accelerator for Fast Fourier Transform and Singular Value Decomposition in AI
von: Ding, Hong, et al.
Veröffentlicht: (2025)
von: Ding, Hong, et al.
Veröffentlicht: (2025)
From Natural Language to Silicon: The Representation Bottleneck in LLM Hardware Design
von: Fu, Weimin, et al.
Veröffentlicht: (2026)
von: Fu, Weimin, et al.
Veröffentlicht: (2026)
Intelligent OPC Engineer Assistant for Semiconductor Manufacturing
von: Chen, Guojin, et al.
Veröffentlicht: (2024)
von: Chen, Guojin, et al.
Veröffentlicht: (2024)
TLX: Hardware-Native, Evolvable MIMW GPU Compiler for Large-scale Production Environments
von: Guan, Yue, et al.
Veröffentlicht: (2026)
von: Guan, Yue, et al.
Veröffentlicht: (2026)
"Test, Build, Deploy" -- A CI/CD Framework for Open-Source Hardware Designs
von: Deutschbein, Calvin, et al.
Veröffentlicht: (2025)
von: Deutschbein, Calvin, et al.
Veröffentlicht: (2025)
SRAM Based Digital Custom Compute Engine for Improved Area Efficiency of AI Hardware
von: Dhakad, Narendra Singh, et al.
Veröffentlicht: (2026)
von: Dhakad, Narendra Singh, et al.
Veröffentlicht: (2026)
LLM4DV: Using Large Language Models for Hardware Test Stimuli Generation
von: Zhang, Zixi, et al.
Veröffentlicht: (2023)
von: Zhang, Zixi, et al.
Veröffentlicht: (2023)
Wit-HW: Bug Localization in Hardware Design Code via Witness Test Case Generation
von: Ma, Ruiyang, et al.
Veröffentlicht: (2025)
von: Ma, Ruiyang, et al.
Veröffentlicht: (2025)
Hardware-Software Co-design for 3D-DRAM-based LLM Serving Accelerator
von: Li, Cong, et al.
Veröffentlicht: (2026)
von: Li, Cong, et al.
Veröffentlicht: (2026)
CraftRTL: High-quality Synthetic Data Generation for Verilog Code Models with Correct-by-Construction Non-Textual Representations and Targeted Code Repair
von: Liu, Mingjie, et al.
Veröffentlicht: (2024)
von: Liu, Mingjie, et al.
Veröffentlicht: (2024)
Learning to Compare Hardware Designs for High-Level Synthesis
von: Bai, Yunsheng, et al.
Veröffentlicht: (2024)
von: Bai, Yunsheng, et al.
Veröffentlicht: (2024)
SeDA: Secure and Efficient DNN Accelerators with Hardware/Software Synergy
von: Xuan, Wei, et al.
Veröffentlicht: (2025)
von: Xuan, Wei, et al.
Veröffentlicht: (2025)
Hardware Generation and Exploration of Lookup Table-Based Accelerators for 1.58-bit LLM Inference
von: Geens, Robin, et al.
Veröffentlicht: (2026)
von: Geens, Robin, et al.
Veröffentlicht: (2026)
AssertLLM: Generating Hardware Verification Assertions from Design Specifications via Multi-LLMs
von: Yan, Zhiyuan, et al.
Veröffentlicht: (2024)
von: Yan, Zhiyuan, et al.
Veröffentlicht: (2024)
Harmonia: Algorithm-Hardware Co-Design for Memory- and Compute-Efficient BFP-based LLM Inference
von: Wang, Xinyu, et al.
Veröffentlicht: (2026)
von: Wang, Xinyu, et al.
Veröffentlicht: (2026)
LLM-PRISM: Characterizing Silent Data Corruption from Permanent GPU Faults in LLM Training
von: Tyagi, Abhishek, et al.
Veröffentlicht: (2026)
von: Tyagi, Abhishek, et al.
Veröffentlicht: (2026)
AssertLLM: Generating and Evaluating Hardware Verification Assertions from Design Specifications via Multi-LLMs
von: Fang, Wenji, et al.
Veröffentlicht: (2024)
von: Fang, Wenji, et al.
Veröffentlicht: (2024)
Learning Library Cell Representations in Vector Space
von: Liang, Rongjian, et al.
Veröffentlicht: (2025)
von: Liang, Rongjian, et al.
Veröffentlicht: (2025)
Ähnliche Einträge
-
Marco: Configurable Graph-Based Task Solving and Multi-AI Agents Framework for Hardware Design
von: Ho, Chia-Tung, et al.
Veröffentlicht: (2025) -
ACE-RTL: When Agentic Context Evolution Meets RTL-Specialized LLMs
von: Deng, Chenhui, et al.
Veröffentlicht: (2026) -
Revisiting VerilogEval: A Year of Improvements in Large-Language Models for Hardware Code Generation
von: Pinckney, Nathaniel, et al.
Veröffentlicht: (2024) -
Comprehensive Verilog Design Problems: A Next-Generation Benchmark Dataset for Evaluating Large Language Models and Agents on RTL Design and Verification
von: Pinckney, Nathaniel, et al.
Veröffentlicht: (2025) -
Large Language Model (LLM) for Standard Cell Layout Design Optimization
von: Ho, Chia-Tung, et al.
Veröffentlicht: (2024)