Copertina

Qihe: A General-Purpose Static Analysis Framework for Verilog

Fuente: arXiv

Salvato in:

Dettagli Bibliografici
Autori principali:	Chen, Qinlin, Zhang, Nairen, Wang, Jinpeng, Cui, Jiacai, Tan, Tian, Ma, Xiaoxing, Xu, Chang, Lu, Jian, Li, Yue
Natura:	Preprint
Pubblicazione:	2026
Soggetti:	Programming Languages
Accesso online:	Acceder al recurso
Tags:	Aggiungi Tag Nessun Tag, puoi essere il primo ad aggiungerne!!

Documenti analoghi

VerilogMonkey: Exploring Parallel Scaling for Automated Verilog Code Generation with LLMs
di: Niu, Juxin, et al.
Pubblicazione: (2025)

The Simulation Semantics of Synthesisable Verilog
di: Lööw, Andreas
Pubblicazione: (2025)

ChipSeek: Optimizing Verilog Generation via EDA-Integrated Reinforcement Learning
di: Chen, Zhirong, et al.
Pubblicazione: (2025)

BetterV: Controlled Verilog Generation with Discriminative Guidance
di: Pei, Zehua, et al.
Pubblicazione: (2024)

Automatically Improving LLM-based Verilog Generation using EDA Tool Feedback
di: Blocklove, Jason, et al.
Pubblicazione: (2024)

QiMeng-SALV: Signal-Aware Learning for Verilog Code Generation
di: Zhang, Yang, et al.
Pubblicazione: (2025)

Towards LLM-Powered Verilog RTL Assistant: Self-Verification and Self-Correction
di: Huang, Hanxian, et al.
Pubblicazione: (2024)

HaVen: Hallucination-Mitigated LLM for Verilog Code Generation Aligned with HDL Engineers
di: Yang, Yiyao, et al.
Pubblicazione: (2025)

QiMeng-CodeV-R1: Reasoning-Enhanced Verilog Generation
di: Zhu, Yaoyu, et al.
Pubblicazione: (2025)

TB or Not TB: Coverage-Driven Direct Preference Optimization for Verilog Stimulus Generation
di: Nadimi, Bardia, et al.
Pubblicazione: (2025)

VRank: Enhancing Verilog Code Generation from Large Language Models via Self-Consistency
di: Zhao, Zhuorui, et al.
Pubblicazione: (2025)

VeriGRAG: Enhancing LLM-Based Verilog Code Generation with Structure-Aware Soft Prompts
di: Zhao, Jiayu, et al.
Pubblicazione: (2025)

VFocus: Better Verilog Generation from Large Language Model via Focused Reasoning
di: Zhao, Zhuorui, et al.
Pubblicazione: (2025)

Unveiling the Power of Intermediate Representations for Static Analysis: A Survey
di: Zhang, Bowen, et al.
Pubblicazione: (2024)

ARSP: Automated Repair of Verilog Designs via Semantic Partitioning
di: Yao, Bingkun, et al.
Pubblicazione: (2025)

EvolVE: Evolutionary Search for LLM-based Verilog Generation and Optimization
di: Hsin, Wei-Po, et al.
Pubblicazione: (2026)

CoopetitiveV: Leveraging LLM-powered Coopetitive Multi-Agent Prompting for High-quality Verilog Generation
di: Mi, Zhendong, et al.
Pubblicazione: (2024)

Static Analysis Under Non-Deterministic Program Assumptions
di: Rasheed, Abdullah H.
Pubblicazione: (2026)

Abstract Interpretation-Based Data Leakage Static Analysis
di: Drobnjaković, Filip, et al.
Pubblicazione: (2022)

NESA: Relational Neuro-Symbolic Static Program Analysis
di: Wang, Chengpeng, et al.
Pubblicazione: (2024)

Embracing Objects Over Statics: An Analysis of Method Preferences in Open Source Java Frameworks
di: Zakharov, Vladimir, et al.
Pubblicazione: (2024)

C Analyzer : A Static Program Analysis Tool for C Programs
di: Solanki, Rajendra Kumar
Pubblicazione: (2024)

OOPredictor: Predicting Object-Oriented Accesses using Static Analysis
di: Arafat, Hassan, et al.
Pubblicazione: (2025)

Place Capability Graphs: A General-Purpose Model of Rust's Ownership and Borrowing Guarantees
di: Grannan, Zachary, et al.
Pubblicazione: (2025)

Towards General-Purpose Data Discovery: A Programming Languages Approach
di: Kang, Andrew, et al.
Pubblicazione: (2025)

VeriThoughts: Enabling Automated Verilog Code Generation using Reasoning and Formal Verification
di: Yubeaton, Patrick, et al.
Pubblicazione: (2025)

Extracting Protocol Format as State Machine via Controlled Static Loop Analysis
di: Shi, Qingkai, et al.
Pubblicazione: (2023)

JustinANN: Realistic Test Generation for Java Programs Driven by Annotations
di: Cui, Baoquan, et al.
Pubblicazione: (2025)

VeriReason: Reinforcement Learning with Testbench Feedback for Reasoning-Enhanced Verilog Generation
di: Wang, Yiting, et al.
Pubblicazione: (2025)

A Multi-Expert Large Language Model Architecture for Verilog Code Generation
di: Nadimi, Bardia, et al.
Pubblicazione: (2024)

hdl2v: A Code Translation Dataset for Enhanced LLM Verilog Generation
di: Hong, Charles, et al.
Pubblicazione: (2025)

VeriMind: Agentic LLM for Automated Verilog Generation with a Novel Evaluation Metric
di: Nadimi, Bardia, et al.
Pubblicazione: (2025)

Try-Mopsa: Relational Static Analysis in Your Pocket
di: Monat, Raphaël
Pubblicazione: (2025)

On the Anatomy of Real-World R Code for Static Analysis
di: Sihler, Florian, et al.
Pubblicazione: (2024)

Verilog-Evolve: Feedback-Driven and Skill-Evolving Verilog Generation
di: Pei, Zehua, et al.
Pubblicazione: (2026)

PyraNet: A Multi-Layered Hierarchical Dataset for Verilog
di: Nadimi, Bardia, et al.
Pubblicazione: (2024)

Checkification: A Practical Approach for Testing Static Analysis Truths
di: Ferreiro, Daniela, et al.
Pubblicazione: (2025)

Automated Code Repair for C/C++ Static Analysis Alerts
di: Svoboda, David, et al.
Pubblicazione: (2025)

An Order Theory Framework of Recurrence Equations for Static Cost Analysis $-$ Dynamic Inference of Non-Linear Inequality Invariants
di: Rustenholz, Louis, et al.
Pubblicazione: (2024)

QiMeng-CRUX: Narrowing the Gap Between Natural Language and Verilog via Core Refined Understanding eXpression for Circuit Design
di: Huang, Lei, et al.
Pubblicazione: (2025)