Buchumschlag

TrojanGYM: A Detector-in-the-Loop LLM for Adaptive RTL Hardware Trojan Insertion

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Sreekumar, Saideep, Wang, Zeng, Saha, Akashdeep, Xiao, Weihua, Shao, Minghao, Shafique, Muhammad, Sinanoglu, Ozgur, Karri, Ramesh, Knechtel, Johann
Format:	Preprint
Veröffentlicht:	2026
Schlagworte:	Cryptography and Security Artificial Intelligence Hardware Architecture
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

LLMs for Secure Hardware Design and Related Problems: Opportunities and Challenges
von: Knechtel, Johann, et al.
Veröffentlicht: (2026)

Synthesis-in-the-Loop Evaluation of LLMs for RTL Generation: Quality, Reliability, and Failure Modes
von: Fu, Weimin, et al.
Veröffentlicht: (2026)

TrojanLoC: LLM-based Framework for RTL Trojan Localization
von: Xiao, Weihua, et al.
Veröffentlicht: (2025)

Configuration Over Selection: Hyperparameter Sensitivity Exceeds Model Differences in Open-Source LLMs for RTL Generation
von: Shao, Minghao, et al.
Veröffentlicht: (2026)

From Natural Language to Silicon: The Representation Bottleneck in LLM Hardware Design
von: Fu, Weimin, et al.
Veröffentlicht: (2026)

Veritas: Deterministic Verilog Code Synthesis from LLM-Generated Conjunctive Normal Form
von: Roy, Prithwish Basu, et al.
Veröffentlicht: (2025)

VeriContaminated: Assessing LLM-Driven Verilog Coding for Data Contamination
von: Wang, Zeng, et al.
Veröffentlicht: (2025)

RTL-Breaker: Assessing the Security of LLMs against Backdoor Attacks on HDL Code Generation
von: Mankali, Lakshmi Likhitha, et al.
Veröffentlicht: (2024)

NetDeTox: Adversarial and Efficient Evasion of Hardware-Security GNNs via RL-LLM Orchestration
von: Wang, Zeng, et al.
Veröffentlicht: (2025)

TroLLoc: Logic Locking and Layout Hardening for IC Security Closure against Hardware Trojans
von: Wang, Fangzhou, et al.
Veröffentlicht: (2024)

VeriLeaky: Navigating IP Protection vs Utility in Fine-Tuning for LLM-Driven Verilog Coding
von: Wang, Zeng, et al.
Veröffentlicht: (2025)

VeriCWEty: Embedding enabled Line-Level CWE Detection in Verilog
von: Roy, Prithwish Basu, et al.
Veröffentlicht: (2026)

Logic Encryption: This Time for Real
von: Karn, Rupesh Raj, et al.
Veröffentlicht: (2025)

Trojan Playground: A Reinforcement Learning Framework for Hardware Trojan Insertion and Detection
von: Sarihi, Amin, et al.
Veröffentlicht: (2023)

LLM-Aided Testbench Generation and Bug Detection for Finite-State Machines
von: Bhandari, Jitendra, et al.
Veröffentlicht: (2024)

LLMs and the Future of Chip Design: Unveiling Security Risks and Building Trust
von: Wang, Zeng, et al.
Veröffentlicht: (2024)

SENTAUR: Security EnhaNced Trojan Assessment Using LLMs Against Undesirable Revisions
von: Bhandari, Jitendra, et al.
Veröffentlicht: (2024)

Quantum Trojan Insertion: Controlled Activation for Covert Circuit Manipulation
von: John, Jayden, et al.
Veröffentlicht: (2025)

Targeted Wearout Attacks in Microprocessor Cores
von: Mashburn, Joshua, et al.
Veröffentlicht: (2025)

VeriLoC: Line-of-Code Level Prediction of Hardware Design Quality from Verilog Code
von: Hemadri, Raghu Vamshi, et al.
Veröffentlicht: (2025)

VeriDispatcher: Multi-Model Dispatching through Pre-Inference Difficulty Prediction for RTL Generation Optimization
von: Wang, Zeng, et al.
Veröffentlicht: (2025)

TrojanForge: Generating Adversarial Hardware Trojan Examples Using Reinforcement Learning
von: Sarihi, Amin, et al.
Veröffentlicht: (2024)

SALAD: Systematic Assessment of Machine Unlearning on LLM-Aided Hardware Design
von: Wang, Zeng, et al.
Veröffentlicht: (2025)

LockForge: Automating Paper-to-Code for Logic Locking with Multi-Agent Reasoning LLMs
von: Saha, Akashdeep, et al.
Veröffentlicht: (2025)

Evasive Hardware Trojan through Adversarial Power Trace
von: Omidi, Behnam, et al.
Veröffentlicht: (2024)

HarmChip: Evaluating Hardware Security Centric LLM Safety via Jailbreak Benchmarking
von: Wang, Zeng, et al.
Veröffentlicht: (2026)

TroLL: Exploiting Structural Similarities between Logic Locking and Hardware Trojans
von: Liu, Yuntao, et al.
Veröffentlicht: (2023)

C2HLSC: Can LLMs Bridge the Software-to-Hardware Design Gap?
von: Collini, Luca, et al.
Veröffentlicht: (2024)

SCARF: Securing Chips with a Robust Framework against Fabrication-time Hardware Trojans
von: Eslami, Mohammad, et al.
Veröffentlicht: (2024)

MATTER: Multi-stage Adaptive Thermal Trojan for Efficiency & Resilience degradation
von: Elahi, Mehdi, et al.
Veröffentlicht: (2024)

The Seeker's Dilemma: Realistic Formulation and Benchmarking for Hardware Trojan Detection
von: Sarihi, Amin, et al.
Veröffentlicht: (2024)

Large Language Models (LLMs) for Electronic Design Automation (EDA)
von: Xu, Kangwei, et al.
Veröffentlicht: (2025)

C2HLSC: Leveraging Large Language Models to Bridge the Software-to-Hardware Design Gap
von: Collini, Luca, et al.
Veröffentlicht: (2024)

Hiding in Plain Sight: Reframing Hardware Trojan Benchmarking as a Hide&Seek Modification
von: Sarihi, Amin, et al.
Veröffentlicht: (2024)

Manticore: Hardware-Accelerated RTL Simulation with Static Bulk-Synchronous Parallelism
von: Emami, Mahyar, et al.
Veröffentlicht: (2023)

iThermTroj: Exploiting Intermittent Thermal Trojans in Multi-Processor System-on-Chips
von: Elahi, Mehdi, et al.
Veröffentlicht: (2025)

Trojan-Resilient NTT: Protecting Against Control Flow and Timing Faults on Reconfigurable Platforms
von: Paul, Rourab, et al.
Veröffentlicht: (2026)

Focus Session: Hardware and Software Techniques for Accelerating Multimodal Foundation Models
von: Shafique, Muhammad, et al.
Veröffentlicht: (2026)

LLM4PQC - Accurate and Efficient Synthesis of PQC Cores by Feedback-Driven LLMs
von: Perera, Buddhi, et al.
Veröffentlicht: (2026)

Make Every Move Count: LLM-based High-Quality RTL Code Generation Using MCTS
von: DeLorenzo, Matthew, et al.
Veröffentlicht: (2024)