Buchumschlag

NeuroAI Temporal Neural Networks (NeuTNNs): Microarchitecture and Design Framework for Specialized Neuromorphic Processing Units

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Venkatachalam, Shanmuga, Vellaisamy, Prabhu, Nair, Harideep, Huang, Wei-Che, Na, Youngseok, Kang, Yuyang, Jacobson, Quinn, Shen, John Paul
Format:	Preprint
Veröffentlicht:	2026
Schlagworte:	Hardware Architecture
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

TNNGen: Automated Design of Neuromorphic Sensory Processing Units for Time-Series Clustering
von: Vellaisamy, Prabhu, et al.
Veröffentlicht: (2024)

Exploration of Unary Arithmetic-Based Matrix Multiply Units for Low Precision DL Accelerators
von: Vellaisamy, Prabhu, et al.
Veröffentlicht: (2026)

NeRTCAM: CAM-Based CMOS Implementation of Reference Frames for Neuromorphic Processors
von: Nair, Harideep, et al.
Veröffentlicht: (2024)

tubGEMM: Energy-Efficient and Sparsity-Effective Temporal-Unary-Binary Based Matrix Multiply Unit
von: Vellaisamy, Prabhu, et al.
Veröffentlicht: (2024)

Commercial Evaluation of Zero-Skipping MAC Design for Bit Sparsity Exploitation in DL Inference
von: Nair, Harideep, et al.
Veröffentlicht: (2024)

Governance at the Edge of Architecture: Regulating NeuroAI and Neuromorphic Systems
von: Kashif, Afifah, et al.
Veröffentlicht: (2026)

tuGEMM: Area-Power-Efficient Temporal Unary GEMM Architecture for Low-Precision Edge AI
von: Nair, Harideep, et al.
Veröffentlicht: (2024)

Tempus Core: Area-Power Efficient Temporal-Unary Convolution Core for Low-Precision Edge DLAs
von: Vellaisamy, Prabhu, et al.
Veröffentlicht: (2024)

Realtime Person Identification via Gait Analysis
von: Venkatachalam, Shanmuga, et al.
Veröffentlicht: (2024)

Catwalk: Unary Top-K for Efficient Ramp-No-Leak Neuron Design for Temporal Neural Networks
von: Lister, Devon, et al.
Veröffentlicht: (2025)

Benchmarking for Single Feature Attribution with Microarchitecture Cliffs
von: Zhen, Hao, et al.
Veröffentlicht: (2026)

Mugi: Value Level Parallelism For Efficient LLMs
von: Price, Daniel, et al.
Veröffentlicht: (2026)

NeuroVM: Dynamic Neuromorphic Hardware Virtualization
von: Isik, Murat, et al.
Veröffentlicht: (2024)

PyPIM: Integrating Digital Processing-in-Memory from Microarchitectural Design to Python Tensors
von: Leitersdorf, Orian, et al.
Veröffentlicht: (2023)

HiMA: Hierarchical Quantum Microarchitecture for Qubit-Scaling and Quantum Process-Level Parallelism
von: Zhou, Qi, et al.
Veröffentlicht: (2024)

Supporting Secured Integration of Microarchitectural Defenses
von: Ramkrishnan, Kartik, et al.
Veröffentlicht: (2026)

Automatic Microarchitecture-Aware Custom Instruction Design for RISC-V Processors
von: Rezunov, Evgenii, et al.
Veröffentlicht: (2025)

From Characterization to Microarchitecture: Designing an Elegant and Reliable BFP-Based NPU
von: Zhang, Jie, et al.
Veröffentlicht: (2026)

Evaluating the Effectiveness of Microarchitectural Hardware Fault Detection for Application-Specific Requirements
von: Papadopoulos, Konstantinos-Nikolaos, et al.
Veröffentlicht: (2024)

PacQ: A SIMT Microarchitecture for Efficient Dataflow in Hyper-asymmetric GEMMs
von: Yin, Ruokai, et al.
Veröffentlicht: (2025)

SemanticBBV: A Semantic Signature for Cross-Program Knowledge Reuse in Microarchitecture Simulation
von: Liu, Zhenguo, et al.
Veröffentlicht: (2025)

FHECore: Rethinking GPU Microarchitecture for Fully Homomorphic Encryption
von: Daksha, Lohit, et al.
Veröffentlicht: (2026)

Tao: Re-Thinking DL-based Microarchitecture Simulation
von: Pandey, Santosh, et al.
Veröffentlicht: (2024)

NeuroPDE: A Neuromorphic PDE Solver Based on Spintronic and Ferroelectric Devices
von: Fu, Siqing, et al.
Veröffentlicht: (2025)

NeuPIMs: NPU-PIM Heterogeneous Acceleration for Batched LLM Inferencing
von: Heo, Guseul, et al.
Veröffentlicht: (2024)

Microarchitectural Co-Optimization for Sustained Throughput of RISC-V Multi-Lane Chaining Vector Processors
von: Wang, Weiying, et al.
Veröffentlicht: (2026)

A4: Microarchitecture-Aware LLC Management for Datacenter Servers with Emerging I/O Devices
von: Park, Haneul, et al.
Veröffentlicht: (2025)

GME: GPU-based Microarchitectural Extensions to Accelerate Homomorphic Encryption
von: Shivdikar, Kaustubh, et al.
Veröffentlicht: (2023)

Oreo: Protecting ASLR Against Microarchitectural Attacks (Extended Version)
von: Song, Shixin, et al.
Veröffentlicht: (2024)

Pre-cache: A Microarchitectural Solution to prevent Meltdown and Spectre
von: Sethumurugan, Subhash, et al.
Veröffentlicht: (2025)

Rigorous Evaluation of Microarchitectural Side-Channels with Statistical Model Checking
von: Li, Weihang, et al.
Veröffentlicht: (2025)

DRAMScope: Uncovering DRAM Microarchitecture and Characteristics by Issuing Memory Commands
von: Nam, Hwayong, et al.
Veröffentlicht: (2024)

Rethinking Compute Substrates for 3D-Stacked Near-Memory LLM Decoding: Microarchitecture-Scheduling Co-Design
von: Ai, Chenyang, et al.
Veröffentlicht: (2026)

ShadowBinding: Realizing Effective Microarchitectures for In-Core Secure Speculation Schemes
von: Kvalsvik, Amund Bergland, et al.
Veröffentlicht: (2025)

RTGPU: Real-Time Computing with Graphics Processing Units
von: Gheibi-Fetrat, Atiyeh, et al.
Veröffentlicht: (2025)

Regular-Dead on Arrival: Characterizing and Protecting Against Dead-Entry TLB Misses in GPU Microarchitectures
von: Anik, Shafayat Mowla, et al.
Veröffentlicht: (2026)

ReGate: Enabling Power Gating in Neural Processing Units
von: Xue, Yuqi, et al.
Veröffentlicht: (2025)

SemPat: Using Hyperproperty-based Semantic Analysis to Generate Microarchitectural Attack Patterns
von: Godbole, Adwait, et al.
Veröffentlicht: (2024)

Fine Grain 3D Integration for Microarchitecture Design Through Cube Packing Exploration
von: Liu, Yongxiang, et al.
Veröffentlicht: (2025)

Instruction-Based Coordination of Heterogeneous Processing Units for Acceleration of DNN Inference
von: Petropoulos, Anastasios, et al.
Veröffentlicht: (2025)