Documenti analoghi

• CVA6S+: A Superscalar RISC-V Core with High-Throughput Memory Architecture
  di: Tedeschi, Riccardo, et al.
  Pubblicazione: (2025)
• WebRISC-V: A 64-bit RISC-V Pipeline Simulator for Computer Architecture Classes
  di: Giorgi, Roberto, et al.
  Pubblicazione: (2025)
• Efficient Architecture for RISC-V Vector Memory Access
  di: Guan, Hongyi, et al.
  Pubblicazione: (2025)
• Scalable and RISC-V Programmable Near-Memory Computing Architectures for Edge Nodes
  di: Caon, Michele, et al.
  Pubblicazione: (2024)
• Maestro: A 302 GFLOPS/W and 19.8GFLOPS RISC-V Vector-Tensor Architecture for Wearable Ultrasound Edge Computing
  di: Sinigaglia, Mattia, et al.
  Pubblicazione: (2025)