Buchumschlag

Safe-NEureka: a Hybrid Modular Redundant DNN Accelerator for On-board Satellite AI Processing

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Tedeschi, Riccardo, Ghionda, Luigi, Nadalini, Alessandro, Tortorella, Yvan, Prasad, Arpan Suravi, Benini, Luca, Rossi, Davide, Conti, Francesco
Format:	Preprint
Veröffentlicht:	2026
Schlagworte:	Signal Processing
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

Hybrid Modular Redundancy: Exploring Modular Redundancy Approaches in RISC-V Multi-Core Computing Clusters for Reliable Processing in Space
von: Rogenmoser, Michael, et al.
Veröffentlicht: (2023)

A Flexible Template for Edge Generative AI with High-Accuracy Accelerated Softmax & GELU
von: Belano, Andrea, et al.
Veröffentlicht: (2024)

Maestro: A 302 GFLOPS/W and 19.8GFLOPS RISC-V Vector-Tensor Architecture for Wearable Ultrasound Edge Computing
von: Sinigaglia, Mattia, et al.
Veröffentlicht: (2025)

MXDOTP: A RISC-V ISA Extension for Enabling Microscaling (MX) Floating-Point Dot Products
von: İslamoğlu, Gamze, et al.
Veröffentlicht: (2025)

FractalSync: Lightweight Scalable Global Synchronization of Massive Bulk Synchronous Parallel AI Accelerators
von: Isachi, Victor, et al.
Veröffentlicht: (2025)

HULK-V: a Heterogeneous Ultra-low-power Linux capable RISC-V SoC
von: Valente, Luca, et al.
Veröffentlicht: (2022)

Multi-modal On-Device Learning for Monocular Depth Estimation on Ultra-low-power MCUs
von: Nadalini, Davide, et al.
Veröffentlicht: (2025)

Compressed Latent Replays for Lightweight Continual Learning on Spiking Neural Networks
von: Dequino, Alberto, et al.
Veröffentlicht: (2024)

FlatAttention: Dataflow and Fabric Collectives Co-Optimization for Efficient Multi-Head Attention on Tile-Based Many-PE Accelerators
von: Zhang, Chi, et al.
Veröffentlicht: (2025)

AXI-REALM: Safe, Modular and Lightweight Traffic Monitoring and Regulation for Heterogeneous Mixed-Criticality Systems
von: Benz, Thomas, et al.
Veröffentlicht: (2025)

Distributed Inference with Minimal Off-Chip Traffic for Transformers on Low-Power MCUs
von: Bochem, Severin, et al.
Veröffentlicht: (2024)

A Heterogeneous RISC-V based SoC for Secure Nano-UAV Navigation
von: Valente, Luca, et al.
Veröffentlicht: (2024)

Open-Source Heterogeneous SoCs for AI: The PULP Platform Experience
von: Conti, Francesco, et al.
Veröffentlicht: (2024)

Siracusa: A 16 nm Heterogenous RISC-V SoC for Extended Reality with At-MRAM Neural Engine
von: Prasad, Arpan Suravi, et al.
Veröffentlicht: (2023)

RedMulE-FT: A Reconfigurable Fault-Tolerant Matrix Multiplication Engine
von: Wiese, Philip, et al.
Veröffentlicht: (2025)

CHIMERA: A Flexible and Scalable 3.1 TOPS/W AI-MCU with Transformer Accelerator and 563 Gb/s Shared-L2 Memory Subsystem with QoS Guarantees
von: Leone, Lorenzo, et al.
Veröffentlicht: (2026)

Ramping Up Open-Source RISC-V Cores: Assessing the Energy Efficiency of Superscalar, Out-of-Order Execution
von: Fu, Zexin, et al.
Veröffentlicht: (2025)

Accelerating Image-based Pest Detection on a Heterogeneous Multi-core Microcontroller
von: Bompani, Luca, et al.
Veröffentlicht: (2024)

TOP: Towards Open & Predictable Heterogeneous SoCs
von: Valente, Luca, et al.
Veröffentlicht: (2024)

Culsans: An Efficient Snoop-based Coherency Unit for the CVA6 Open Source RISC-V application processor
von: Tedeschi, Riccardo, et al.
Veröffentlicht: (2024)

SALSA: Simulated Annealing based Loop-Ordering Scheduler for DNN Accelerators
von: Jung, Victor J. B., et al.
Veröffentlicht: (2023)

Combining Local and Global Perception for Autonomous Navigation on Nano-UAVs
von: Lamberti, Lorenzo, et al.
Veröffentlicht: (2024)

Defaultable bond liquidity spread estimation: an option-based approach
von: Rossi, Pietro, et al.
Veröffentlicht: (2025)

MR2-ByteTrack: CNN and Transformer-based Video Object Detection for AI-augmented Embedded Vision Sensor Nodes
von: Bompani, Luca, et al.
Veröffentlicht: (2026)

Multi-resolution Rescored ByteTrack for Video Object Detection on Ultra-low-power Embedded Systems
von: Bompani, Luca, et al.
Veröffentlicht: (2024)

A Reliable, Time-Predictable Heterogeneous SoC for AI-Enhanced Mixed-Criticality Edge Applications
von: Garofalo, Angelo, et al.
Veröffentlicht: (2025)

ACRIC: Securing Legacy Communication Networks via Authenticated Cyclic Redundancy Integrity Check
von: Lotto, Alessandro, et al.
Veröffentlicht: (2024)

Co-designing a Programmable RISC-V Accelerator for MPC-based Energy and Thermal Management of Many-Core HPC Processors
von: Ottaviano, Alessandro, et al.
Veröffentlicht: (2025)

VEXP: A Low-Cost RISC-V ISA Extension for Accelerated Softmax Computation in Transformers
von: Wang, Run, et al.
Veröffentlicht: (2025)

A Multicast-Capable AXI Crossbar for Many-core Machine Learning Accelerators
von: Colagrande, Luca, et al.
Veröffentlicht: (2025)

TrainDeeploy: Hardware-Accelerated Parameter-Efficient Fine-Tuning of Small Transformer Models at the Extreme Edge
von: Wang, Run, et al.
Veröffentlicht: (2026)

On Modular maximal-cyclic braces
von: Das, Arpan, et al.
Veröffentlicht: (2025)

Towards Reliable Systems: A Scalable Approach to AXI4 Transaction Monitoring
von: Liang, Chaoqun, et al.
Veröffentlicht: (2025)

Fused-Tiled Layers: Minimizing Data Movement on RISC-V SoCs with Software-Managed Caches
von: Jung, Victor J. B., et al.
Veröffentlicht: (2025)

MATCHA: Efficient Deployment of Deep Neural Networks on Multi-Accelerator Heterogeneous Edge SoCs
von: Russo, Enrico, et al.
Veröffentlicht: (2026)

CVA6-CFI: A First Glance at RISC-V Control-Flow Integrity Extensions
von: Manoni, Simone, et al.
Veröffentlicht: (2026)

Soft Electronic Switches and Adaptive Logic Gates Based on Nanostructured Gold Networks
von: Giacomo Nadalini, et al.
Veröffentlicht: (2024)

A Gigabit, DMA-enhanced Open-Source Ethernet Controller for Mixed-Criticality Systems
von: Liang, Chaoqun, et al.
Veröffentlicht: (2024)

Lightweight Software Kernels and Hardware Extensions for Efficient Sparse Deep Neural Networks on Microcontrollers
von: Daghero, Francesco, et al.
Veröffentlicht: (2025)

SARIS: Accelerating Stencil Computations on Energy-Efficient RISC-V Compute Clusters with Indirect Stream Registers
von: Scheffler, Paul, et al.
Veröffentlicht: (2024)