Buchumschlag

Accelerating Post-Quantum Cryptography via LLM-Driven Hardware-Software Co-Design

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Liao, Yuchao, Adegbija, Tosiron, Lysecky, Roman
Format:	Preprint
Veröffentlicht:	2026
Schlagworte:	Hardware Architecture Artificial Intelligence
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

Are LLMs Any Good for High-Level Synthesis?
von: Liao, Yuchao, et al.
Veröffentlicht: (2024)

System-Level Design Space Exploration for High-Level Synthesis under End-to-End Latency Constraints
von: Liao, Yuchao, et al.
Veröffentlicht: (2024)

Skip the Benchmark: Generating System-Level High-Level Synthesis Data using Generative Machine Learning
von: Liao, Yuchao, et al.
Veröffentlicht: (2024)

A high-level synthesis approach for precisely-timed, energy-efficient embedded systems
von: Liao, Yuchao, et al.
Veröffentlicht: (2024)

Sparsity-Aware Hardware-Software Co-Design of Spiking Neural Networks: An Overview
von: Aliyev, Ilkin, et al.
Veröffentlicht: (2024)

Surrogates, Spikes, and Sparsity: Performance Analysis and Characterization of SNN Hyperparameters on Hardware
von: Aliyev, Ilkin, et al.
Veröffentlicht: (2026)

PULSE: Parametric Hardware Units for Low-power Sparsity-Aware Convolution Engine
von: Aliyev, Ilkin, et al.
Veröffentlicht: (2024)

Device-Circuit Co-Design of Variation-Resilient Read and Write Drivers for Antiferromagnetic Tunnel Junction (AFMTJ) Memories
von: Choudhary, Yousuf, et al.
Veröffentlicht: (2026)

Exploring the Sparsity-Quantization Interplay on a Novel Hybrid SNN Event-Driven Architecture
von: Aliyev, Ilkin, et al.
Veröffentlicht: (2024)

Deep Inverse Design for High-Level Synthesis
von: Chang, Ping, et al.
Veröffentlicht: (2024)

EdgeCIM: A Hardware-Software Co-Design for CIM-Based Acceleration of Small Language Models
von: Bazzi, Jinane, et al.
Veröffentlicht: (2026)

Antiferromagnetic Tunnel Junctions (AFMTJs) for In-Memory Computing: Modeling and Case Study
von: Choudhary, Yousuf, et al.
Veröffentlicht: (2026)

ARC: DVFS-Aware Asymmetric-Retention STT-RAM Caches for Energy-Efficient Multicore Processors
von: Gajaria, Dhruv, et al.
Veröffentlicht: (2024)

Hardware/Software Co-Design of RISC-V Extensions for Accelerating Sparse DNNs on FPGAs
von: Sabih, Muhammad, et al.
Veröffentlicht: (2025)

Towards Efficient IMC Accelerator Design Through Joint Hardware-Workload Co-optimization
von: Krestinskaya, Olga, et al.
Veröffentlicht: (2024)

Beyond Moore's Law: Harnessing the Redshift of Generative AI with Effective Hardware-Software Co-Design
von: Yazdanbakhsh, Amir
Veröffentlicht: (2025)

AccLLM: Accelerating Long-Context LLM Inference Via Algorithm-Hardware Co-Design
von: Liang, Yanbiao, et al.
Veröffentlicht: (2025)

Finesse: An Agile Design Framework for Pairing-based Cryptography via Software/Hardware Co-Design
von: Pan, Tianwei, et al.
Veröffentlicht: (2025)

SCART: Predicting STT-RAM Cache Retention Times Using Machine Learning
von: Gajaria, Dhruv, et al.
Veröffentlicht: (2024)

SoftmAP: Software-Hardware Co-design for Integer-Only Softmax on Associative Processors
von: Rakka, Mariam, et al.
Veröffentlicht: (2024)

Comprehensive Design Space Exploration for Tensorized Neural Network Hardware Accelerators
von: Zhang, Jinsong, et al.
Veröffentlicht: (2025)

HYPERHEURIST: A Simulated Annealing-Based Control Framework for LLM-Driven Code Generation in Optimized Hardware Design
von: Ahir, Shiva, et al.
Veröffentlicht: (2026)

AssertLLM2: A Comprehensive LLM Benchmark for Assertion Generation from Design Specifications
von: Wu, Yuchao, et al.
Veröffentlicht: (2026)

HiAER-Spike Software-Hardware Reconfigurable Platform for Event-Driven Neuromorphic Computing at Scale
von: Frank, Gwenevere, et al.
Veröffentlicht: (2026)

GRAU: Generic Reconfigurable Activation Unit Design for Neural Network Hardware Accelerators
von: Liu, Yuhao, et al.
Veröffentlicht: (2026)

APSQ: Additive Partial Sum Quantization with Algorithm-Hardware Co-Design
von: Tan, Yonghao, et al.
Veröffentlicht: (2025)

LLM-Driven Design Space Exploration of FPGA-based Accelerators
von: Sharma, Vinamra, et al.
Veröffentlicht: (2026)

Towards LLM-based Root Cause Analysis of Hardware Design Failures
von: Qiu, Siyu, et al.
Veröffentlicht: (2025)

STT-RAM-based Hierarchical In-Memory Computing
von: Gajaria, Dhruv, et al.
Veröffentlicht: (2024)

A Fully Hardware Implemented Accelerator Design in ReRAM Analog Computing without ADCs
von: Dang, Peng, et al.
Veröffentlicht: (2024)

Hardware Acceleration of LLMs: A comprehensive survey and comparison
von: Koilia, Nikoletta, et al.
Veröffentlicht: (2024)

A Configurable and Efficient Memory Hierarchy for Neural Network Hardware Accelerator
von: Bause, Oliver, et al.
Veröffentlicht: (2024)

MC$^2$A: Enabling Algorithm-Hardware Co-Design for Efficient Markov Chain Monte Carlo Acceleration
von: Zhao, Shirui, et al.
Veröffentlicht: (2025)

Using the Abstract Computer Architecture Description Language to Model AI Hardware Accelerators
von: Müller, Mika Markus, et al.
Veröffentlicht: (2024)

Hey AI, Generate Me a Hardware Code! Agentic AI-based Hardware Design & Verification
von: Gadde, Deepak Narayan, et al.
Veröffentlicht: (2025)

Salca: A Sparsity-Aware Hardware Accelerator for Efficient Long-Context Attention Decoding
von: Fan, Wang, et al.
Veröffentlicht: (2026)

ApproXAI: Energy-Efficient Hardware Acceleration of Explainable AI using Approximate Computing
von: Siddique, Ayesha, et al.
Veröffentlicht: (2025)

METRO: A Software-Hardware Co-Design of Interconnections for Spatial DNN Accelerators
von: Wang, Zhao, et al.
Veröffentlicht: (2021)

Hardware-Software Co-Design for Accelerating Transformer Inference Leveraging Compute-in-Memory
von: Kim, Dong Eun, et al.
Veröffentlicht: (2025)

Bitwise Systolic Array Architecture for Runtime-Reconfigurable Multi-precision Quantized Multiplication on Hardware Accelerators
von: Liu, Yuhao, et al.
Veröffentlicht: (2026)