Buchumschlag

Pecker: Bug Localization Framework for Sequential Designs via Causal Chain Reconstruction

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Tang, Jiaping, Mu, Jianan, Ma, Tianyun, Chao, Zhiteng, Ye, Jing, Li, Huawei
Format:	Preprint
Veröffentlicht:	2026
Schlagworte:	Hardware Architecture
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

Extend IVerilog to Support Batch RTL Fault Simulation
von: Tang, Jiaping, et al.
Veröffentlicht: (2025)

RTLSeek: Boosting the LLM-Based RTL Generation with Multi-Stage Diversity-Oriented Reinforcement Learning
von: Zhang, Xinyu, et al.
Veröffentlicht: (2026)

ERASER: Efficient RTL FAult Simulation Framework with Trimmed Execution Redundancy
von: Tang, Jiaping, et al.
Veröffentlicht: (2025)

Think with Self-Decoupling and Self-Verification: Automated RTL Design with Backtrack-ToT
von: Chao, Zhiteng, et al.
Veröffentlicht: (2025)

RIROS: A Parallel RTL Fault SImulation FRamework with TwO-Dimensional Parallelism and Unified Schedule
von: Tang, Jiaping, et al.
Veröffentlicht: (2025)

InF-ATPG: Intelligent FFR-Driven ATPG with Advanced Circuit Representation Guided Reinforcement Learning
von: Sun, Bin, et al.
Veröffentlicht: (2025)

DeepAssert: An LLM-Aided Verification Framework with Fine-Grained Assertion Generation for Modules with Extracted Module Specifications
von: Wang, Yonghao, et al.
Veröffentlicht: (2025)

AssertFix: Empowering Automated Assertion Fix via Large Language Models
von: Lyu, Hongqin, et al.
Veröffentlicht: (2025)

From Indiscriminate to Targeted: Efficient RTL Verification via Functionally Key Signal-Driven LLM Assertion Generation
von: Wang, Yonghao, et al.
Veröffentlicht: (2026)

Arcane: An Assertion Reduction Framework through Semantic Clustering and MCTS-Guided Rule Exploring
von: Lyu, Hongqin, et al.
Veröffentlicht: (2026)

AssertMiner: Module-Level Spec Generation and Assertion Mining using Static Analysis Guided LLMs
von: Lyu, Hongqin, et al.
Veröffentlicht: (2025)

Iterative LLM-Based Assertion Generation Using Syntax-Semantic Representations for Functional Coverage-Guided Verification
von: Wang, Yonghao, et al.
Veröffentlicht: (2026)

CoverAssert: Iterative LLM Assertion Generation Driven by Functional Coverage via Syntax-Semantic Representations
von: Wang, Yonghao, et al.
Veröffentlicht: (2026)

VeriBug: An Attention-based Framework for Bug-Localization in Hardware Designs
von: Stracquadanio, Giuseppe, et al.
Veröffentlicht: (2024)

Wit-HW: Bug Localization in Hardware Design Code via Witness Test Case Generation
von: Ma, Ruiyang, et al.
Veröffentlicht: (2025)

AssertGen: Enhancement of LLM-aided Assertion Generation through Cross-Layer Signal Bridging
von: Lyu, Hongqin, et al.
Veröffentlicht: (2025)

On the Vulnerability of FHE Computation to Silent Data Corruption
von: Mu, Jianan, et al.
Veröffentlicht: (2026)

AGON: Automated Design Framework for Customizing Processors from ISA Documents
von: Li, Chongxiao, et al.
Veröffentlicht: (2024)

ApproxPilot: A GNN-based Accelerator Approximation Framework
von: Zhang, Qing, et al.
Veröffentlicht: (2024)

Lifecycle Cost-Effectiveness Modeling for Redundancy-Enhanced Multi-Chiplet Architectures
von: Liu, Zizhen, et al.
Veröffentlicht: (2026)

Finesse: An Agile Design Framework for Pairing-based Cryptography via Software/Hardware Co-Design
von: Pan, Tianwei, et al.
Veröffentlicht: (2025)

IICPilot: An Intelligent Integrated Circuit Backend Design Framework Using Open EDA
von: Jiang, Zesong, et al.
Veröffentlicht: (2024)

HLSPilot: LLM-based High-Level Synthesis
von: Xiong, Chenwei, et al.
Veröffentlicht: (2024)

A Fully Hardware Implemented Accelerator Design in ReRAM Analog Computing without ADCs
von: Dang, Peng, et al.
Veröffentlicht: (2024)

FsimNNs: An Open-Source Graph Neural Network Platform for SEU Simulation-based Fault Injection
von: Lu, Li, et al.
Veröffentlicht: (2025)

AutoPPA: Automated Circuit PPA Optimization via Contrastive Code-based Rule Library Learning
von: Li, Chongxiao, et al.
Veröffentlicht: (2026)

LLM-Aided Testbench Generation and Bug Detection for Finite-State Machines
von: Bhandari, Jitendra, et al.
Veröffentlicht: (2024)

SnipSnap: A Joint Compression Format and Dataflow Co-Optimization Framework for Efficient Sparse LLM Accelerator Design
von: Wu, Junyi, et al.
Veröffentlicht: (2025)

Location is Key: Leveraging Large Language Model for Functional Bug Localization in Verilog
von: Yao, Bingkun, et al.
Veröffentlicht: (2024)

LLMulator: Generalizable Cost Modeling for Dataflow Accelerators with Input-Adaptive Control Flow
von: Chang, Kaiyan, et al.
Veröffentlicht: (2025)

SCREME: A Scalable Framework for Resilient Memory Design
von: Li, Fan, et al.
Veröffentlicht: (2025)

FlexMem: High-Parallel Near-Memory Architecture for Flexible Dataflow in Fully Homomorphic Encryption
von: Shi, Shangyi, et al.
Veröffentlicht: (2025)

Accelerating Transistor-Level Simulation of Integrated Circuits via Equivalence of RC Long-Chain Structures
von: Tang, Ruibai, et al.
Veröffentlicht: (2025)

DiffPlace: A Conditional Diffusion Framework for Simultaneous VLSI Placement Beyond Sequential Paradigms
von: Trung, Kien Le, et al.
Veröffentlicht: (2025)

Marco: Configurable Graph-Based Task Solving and Multi-AI Agents Framework for Hardware Design
von: Ho, Chia-Tung, et al.
Veröffentlicht: (2025)

LayoutCopilot: An LLM-powered Multi-agent Collaborative Framework for Interactive Analog Layout Design
von: Liu, Bingyang, et al.
Veröffentlicht: (2024)

Graphitron: A Domain Specific Language for FPGA-based Graph Processing Accelerator Generation
von: Zhang, Xinmiao, et al.
Veröffentlicht: (2024)

RFAmpDesigner: A Self-Evolving Multi-Agent LLM Framework for Automated Radio Frequency Amplifier Design
von: Lu, Hang, et al.
Veröffentlicht: (2026)

MCU-MixQ: A HW/SW Co-optimized Mixed-precision Neural Network Design Framework for MCUs
von: Gong, Junfeng, et al.
Veröffentlicht: (2024)

AiEDA: Agentic AI Design Framework for Digital ASIC System Design
von: Patra, Aditya, et al.
Veröffentlicht: (2024)