Buchumschlag

RISCBench: Benchmarking RISC-V Orchestration Efficiency in FPGA and FPGA-Like Computing Engines

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Ojika, Dave, Gupta, Projjal, Budi, Preethi, Lam, Herman, Mehrotra, Shreya
Format:	Preprint
Veröffentlicht:	2025
Schlagworte:	Hardware Architecture B.7.1; B.7.2; C.3
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

Dataflow & Tiling Strategies in Edge-AI FPGA Accelerators: A Comprehensive Literature Review
von: Li, Richie
Veröffentlicht: (2025)

Accelerating OTA Circuit Design: Transistor Sizing Based on a Transformer Model and Precomputed Lookup Tables
von: Ghosh, Subhadip, et al.
Veröffentlicht: (2025)

TOM: A Ternary Read-only Memory Accelerator for LLM-powered Edge Intelligence
von: Guan, Hongyi, et al.
Veröffentlicht: (2026)

NeuroPDE: A Neuromorphic PDE Solver Based on Spintronic and Ferroelectric Devices
von: Fu, Siqing, et al.
Veröffentlicht: (2025)

ECOLogic: Enabling Circular, Obfuscated, and Adaptive Logic via eFPGA-Augmented SoCs
von: Tashdid, Ishraq, et al.
Veröffentlicht: (2025)

basic_RV32s: An Open-Source Microarchitectural Roadmap for RISC-V RV32I
von: Kang, Hyun Woo, et al.
Veröffentlicht: (2025)

Design and Implementation of an FPGA-Based Hardware Accelerator for Transformer
von: Li, Richie, et al.
Veröffentlicht: (2025)

Schemato -- An LLM for Netlist-to-Schematic Conversion
von: Matsuo, Ryoga, et al.
Veröffentlicht: (2024)

RV-IM100: Quantifying ISA Extension, Datapath Width, and Pipeline Depth Trade-offs in RISC-V Microarchitectures
von: Kang, Hyunwoo
Veröffentlicht: (2026)

Time Domain Near Memory Computing Engine
von: Antal, Sarthak, et al.
Veröffentlicht: (2026)

DSPE: An Energy-Efficient Edge Processor for DeepSeek Inference with MerkleTree-based Incremental Pruning, Multi-Stage Boothing Lookup and Dynamic Adaptive Posit Processing
von: Zhang, Yuhan, et al.
Veröffentlicht: (2026)

RISC-V Based TinyML Accelerator for Depthwise Separable Convolutions in Edge AI
von: Yildirim, Muhammed, et al.
Veröffentlicht: (2025)

An Integrated UVM-TLM Co-Simulation Framework for RISC-V Functional Verification and Performance Evaluation
von: Qiu, Ruizhi, et al.
Veröffentlicht: (2025)

Biological Intuition on Digital Hardware: An RTL Implementation of Poisson-Encoded SNNs for Static Image Classification
von: Das, Debabrata, et al.
Veröffentlicht: (2026)

A flexible framework for early power and timing comparison of time-multiplexed CGRA kernel executions
von: Aspros, Maxime Henri, et al.
Veröffentlicht: (2025)

InterPUF: Distributed Authentication via Physically Unclonable Functions and Multi-party Computation for Reconfigurable Interposers
von: Tashdid, Ishraq, et al.
Veröffentlicht: (2026)

Minimal Neuron Circuits -- Part I: Resonators
von: Nabil, Amr, et al.
Veröffentlicht: (2025)

Minimal Neuron Circuits: Bursters
von: Nabil, Amr, et al.
Veröffentlicht: (2025)

RedMulE-FT: A Reconfigurable Fault-Tolerant Matrix Multiplication Engine
von: Wiese, Philip, et al.
Veröffentlicht: (2025)

A Hardware-Based Multi-Stage Dynamic Power Management Architecture for Autonomous Low-Light Operation
von: Kouzinopoulos, Charalampos S., et al.
Veröffentlicht: (2026)

Photonic AI: A Hybrid Diffractive Holographic Neural System for Passive Optical Real-Time Image Classification
von: Hiremath, Prakul Sunil
Veröffentlicht: (2026)

Nonvolatile Charge-Domain Attention with HZO Ferroelectric Capacitors: A Simulation-Based Device-to-System Evaluation
von: Abouagour, Faris
Veröffentlicht: (2026)

MANTIS: A Mixed-Signal Near-Sensor Convolutional Imager SoC Using Charge-Domain 4b-Weighted 5-to-84-TOPS/W MAC Operations for Feature Extraction and Region-of-Interest Detection
von: Lefebvre, Martin, et al.
Veröffentlicht: (2024)

A 2.5-nA Area-Efficient Temperature-Independent 176-/82-ppm/°C CMOS-Only Current Reference in 0.11-$μ$m Bulk and 22-nm FD-SOI
von: Lefebvre, Martin, et al.
Veröffentlicht: (2024)

A nA-Range Area-Efficient Sub-100-ppm/°C Peaking Current Reference Using Forward Body Biasing in 0.11-$μ$m Bulk and 22-nm FD-SOI
von: Lefebvre, Martin, et al.
Veröffentlicht: (2024)

A 1.1- / 0.9-nA Temperature-Independent 213- / 565-ppm/$^\circ$C Self-Biased CMOS-Only Current Reference in 65-nm Bulk and 22-nm FDSOI
von: Lefebvre, Martin, et al.
Veröffentlicht: (2023)

An All-digital 8.6-nJ/Frame 65-nm Tsetlin Machine Image Classification Accelerator
von: Tunheim, Svein Anders, et al.
Veröffentlicht: (2025)

GainSight: A Unified Framework for Data Lifetime Profiling and Heterogeneous Memory Composition
von: Li, Peijing, et al.
Veröffentlicht: (2025)

Silent Data Corruption by 10x Test Escapes Threatens Reliable Computing
von: Mitra, Subhasish, et al.
Veröffentlicht: (2025)

CGRA4ML: A Hardware/Software Framework to Implement Neural Networks for Scientific Edge Computing
von: Abarajithan, G, et al.
Veröffentlicht: (2024)

A 65 nm Bayesian Neural Network Accelerator with 360 fJ/Sample In-Word GRNG for AI Uncertainty Estimation
von: Enciso, Zephan M., et al.
Veröffentlicht: (2025)

ALL-MASK: A Reconfigurable Logic Locking Method for Multicore Architecture with Sequential-Instruction-Oriented Key
von: Wang, Jianfeng, et al.
Veröffentlicht: (2022)

SR-NCL: an Area-/Energy-Efficient Resilient NCL Architecture Based on Selective Redundancy
von: Ziad, Hasnain A., et al.
Veröffentlicht: (2025)

A Spatio-Temporal Graph Neural Networks Approach for Predicting Silent Data Corruption inducing Circuit-Level Faults
von: Wei, Shaoqi, et al.
Veröffentlicht: (2025)

Multiplier-free In-Memory Vector-Matrix Multiplication Using Distributed Arithmetic
von: Zeller, Felix, et al.
Veröffentlicht: (2025)

Graphemic Normalization of the Perso-Arabic Script
von: Doctor, Raiomond, et al.
Veröffentlicht: (2022)

Beyond Arabic: Software for Perso-Arabic Script Manipulation
von: Gutkin, Alexander, et al.
Veröffentlicht: (2023)

EM-Aware Physical Synthesis: Neural Inductor Modeling and Intelligent Placement & Routing for RF Circuits
von: Huang, Yilun, et al.
Veröffentlicht: (2026)

AxOCS: Scaling FPGA-based Approximate Operators using Configuration Supersampling
von: Sahoo, Siva Satyendra, et al.
Veröffentlicht: (2023)

Pipeline Automation Framework for Reusable High-throughput Network Applications on FPGA
von: Bruant, Jean, et al.
Veröffentlicht: (2026)