Copertina

ConnChecker: Automated Root-Cause Analysis for Formal Connectivity Check via Graph

Fuente: arXiv

Salvato in:

Dettagli Bibliografici
Autori principali:	Tiep, Do Ngoc, Anh, Nguyen Linh, Minh, Luu Danh
Natura:	Preprint
Pubblicazione:	2026
Soggetti:	Hardware Architecture
Accesso online:	Acceder al recurso
Tags:	Aggiungi Tag Nessun Tag, puoi essere il primo ad aggiungerne!!

Documenti analoghi

FVDebug: An LLM-Driven Debugging Assistant for Automated Root Cause Analysis of Formal Verification Failures
di: Bai, Yunsheng, et al.
Pubblicazione: (2025)

Who Checks the Checker? Enhancing Component-level Architectural SEU Fault Tolerance for End-to-End SoC Protection
di: Rogenmoser, Michael, et al.
Pubblicazione: (2026)

Implementation and Optimization of HQC Decoding on NPU-Integrated Devices
di: Chau, Vu Minh, et al.
Pubblicazione: (2026)

AxMED: Formal Analysis and Automated Design of Approximate Median Filters using BDDs
di: Mrazek, Vojtech, et al.
Pubblicazione: (2025)

Towards LLM-based Root Cause Analysis of Hardware Design Failures
di: Qiu, Siyu, et al.
Pubblicazione: (2025)

DRC-Coder: Automated DRC Checker Code Generation Using LLM Autonomous Agent
di: Chang, Chen-Chia, et al.
Pubblicazione: (2024)

CRAFT: Characterizing and Root-Causing Fault Injection Threats at Pre-Silicon
di: Malik, Arsalan Ali, et al.
Pubblicazione: (2025)

Error Checking for Sparse Systolic Tensor Arrays
di: Peltekis, Christodoulos, et al.
Pubblicazione: (2024)

Honest to a Fault: Root-Causing Fault Attacks with Pre-Silicon RISC Pipeline Characterization
di: Malik, Arsalan Ali, et al.
Pubblicazione: (2025)

AutoPDR: Circuit-Aware Solver Configuration Prediction for Hardware Model Checking
di: Hu, Guangyu, et al.
Pubblicazione: (2026)

Convolutions Predictable Offloading to an Accelerator: Formalization and Optimization
di: Husson, Benjamin, et al.
Pubblicazione: (2026)

GCN-ABFT: Low-Cost Online Error Checking for Graph Convolutional Networks
di: Peltekis, Christodoulos, et al.
Pubblicazione: (2024)

Hardware-Accelerated Algorithm for Complex Function Roots Density Graph Plotting
di: Tang, Ruibai, et al.
Pubblicazione: (2025)

CellE: Automated Standard Cell Library Extension via Equality Saturation
di: Ren, Yi, et al.
Pubblicazione: (2026)

AssertFix: Empowering Automated Assertion Fix via Large Language Models
di: Lyu, Hongqin, et al.
Pubblicazione: (2025)

HEC: Equivalence Verification Checking for Code Transformation via Equality Saturation
di: Yin, Jiaqi, et al.
Pubblicazione: (2025)

AutoINV: Automated Invariant Generation Framework for Formal Verification on High-Level Synthesis Designs
di: Zhou, Xiaofeng, et al.
Pubblicazione: (2026)

ROVER: RTL Optimization via Verified E-Graph Rewriting
di: Coward, Samuel, et al.
Pubblicazione: (2024)

Using Formal Verification to Evaluate Single Event Upsets in a RISC-V Core
di: Xue, Bing, et al.
Pubblicazione: (2024)

Optimal Engagement of Residential Battery Storage to Alleviate Grid Upgrades Caused by EVs and Solar Systems
di: Zahedi, Rafi, et al.
Pubblicazione: (2026)

Automated SVA Generation with LLMs
di: Fu, Lik Tung, et al.
Pubblicazione: (2026)

Automated HEMT Model Construction from Datasheets via Multi-Modal Intelligence and Prior-Knowledge-Free Optimization
di: Peng, Yuang, et al.
Pubblicazione: (2025)

Fast Graph Vector Search via Hardware Acceleration and Delayed-Synchronization Traversal
di: Jiang, Wenqi, et al.
Pubblicazione: (2024)

SILVIA: Automated Superword-Level Parallelism Exploitation via HLS-Specific LLVM Passes for Compute-Intensive FPGA Accelerators
di: Brignone, Giovanni, et al.
Pubblicazione: (2024)

A Hybrid Residue Floating Numerical Architecture with Formal Error Bounds for High Throughput FPGA Computation
di: Darvishi, Mostafa
Pubblicazione: (2026)

karl. - A Research Vehicle for Automated and Connected Driving
di: Busch, Jean-Pierre, et al.
Pubblicazione: (2026)

EquivFusion: Unifying Hardware Equivalence Checking from Algorithms to Netlists via MLIR
di: Zhu, Jiaying, et al.
Pubblicazione: (2026)

Linear Complexity Fermionic Simulation on Quantum Devices with Hardware Connectivity Constraints
di: Gao, Xiangyu, et al.
Pubblicazione: (2026)

CODO: An Automated Compiler for Comprehensive Dataflow Optimization
di: Zhang, Weichuang, et al.
Pubblicazione: (2026)

ALIGN: A System for Automating Analog Layout
di: Dhar, Tonmoy, et al.
Pubblicazione: (2020)

A Time- and Energy-Efficient CNN with Dense Connections on Memristor-Based Chips
di: Zhou, Wenyong, et al.
Pubblicazione: (2025)

MING: An Automated CNN-to-Edge MLIR HLS framework
di: Bi, Jiahong, et al.
Pubblicazione: (2026)

ARISE: Automating RISC-V Instruction Set Extension
di: Hager-Clukas, Andreas, et al.
Pubblicazione: (2025)

Overcoming Quadratic Hardware Scaling for a Fully Connected Digital Oscillatory Neural Network
di: Haverkort, Bram, et al.
Pubblicazione: (2025)

EEspice: A Modular Circuit Simulation Platform with Parallel Device Model Evaluation via Graph Coloring
di: Bao, Xuanhao, et al.
Pubblicazione: (2026)

DreamRAM: A Fine-Grained Configurable Design Space Modeling Tool for Custom 3D Die-Stacked DRAM
di: Cai, Victor, et al.
Pubblicazione: (2025)

AXON: An Automated Netlist Optimization Framework for High-Speed Adders
di: Yang, Tiantian, et al.
Pubblicazione: (2026)

Just TestIt! An SBST Approach To Automate System-Integration Testing
di: Terzano, Tommaso, et al.
Pubblicazione: (2025)

UVLLM: An Automated Universal RTL Verification Framework using LLMs
di: Hu, Yuchen, et al.
Pubblicazione: (2024)

Shift-Left Techniques in Electronic Design Automation: A Survey
di: Wu, Xinyue, et al.
Pubblicazione: (2025)