SiliconMind-V1: Multi-Agent Distillation and Debug-Reasoning Workflows for Verilog Code Generation

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Chen, Mu-Chi, Kao, Yu-Hung, Huang, Po-Hsuan, Ho, Shao-Chun, Tsou, Hsiang-Yu, Wu, I-Ting, Huang, En-Ming, Hung, Yu-Kai, Hsin, Wei-Po, Liang, Cheng, Tu, Chia-Heng, Hung, Shih-Hao, Kung, H. T.
Format:	Preprint
Veröffentlicht:	2026
Schlagworte:	Hardware Architecture Artificial Intelligence Software Engineering I.2.2; I.2.6; I.2.7; J.6
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Online

https://arxiv.org/abs/2603.08719