FormalRTL: Verified RTL Synthesis at Scale

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Li, Kezhi, Li, Min, Wen, Xiangyu, Zhao, Shibo, Wu, Jieying, Huang, Junhua, Xu, Qiang
Format:	Preprint
Veröffentlicht:	2026
Schlagworte:	Hardware Architecture Software Engineering
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Online

https://arxiv.org/abs/2603.08738