FormalRTL: Verified RTL Synthesis at Scale

Fuente: arXiv

Enregistré dans:

Détails bibliographiques
Auteurs principaux:	Li, Kezhi, Li, Min, Wen, Xiangyu, Zhao, Shibo, Wu, Jieying, Huang, Junhua, Xu, Qiang
Format:	Preprint
Publié:	2026
Sujets:	Hardware Architecture Software Engineering
Accès en ligne:	Acceder al recurso
Tags:	Ajouter un tag Pas de tags, Soyez le premier à ajouter un tag!

Internet

https://arxiv.org/abs/2603.08738