Copertina

bsort: A theoretically efficient non-comparison-based sorting algorithm for integer and floating-point numbers

Fuente: arXiv

Salvato in:

Dettagli Bibliografici
Autore principale:	Guzmán, Benjamín
Natura:	Preprint
Pubblicazione:	2026
Soggetti:	Data Structures and Algorithms Hardware Architecture Performance
Accesso online:	Acceder al recurso
Tags:	Aggiungi Tag Nessun Tag, puoi essere il primo ad aggiungerne!!

Documenti analoghi

Don't Persist All : Efficient Persistent Data Structures
di: Mahapatra, Pratyush, et al.
Pubblicazione: (2019)

Experimental comparison of graph-based approximate nearest neighbor search algorithms on edge devices
di: Ganbarov, Ali, et al.
Pubblicazione: (2024)

On Optimizing Locality of Graph Transposition on Modern Architectures
di: Esfahani, Mohsen Koohi, et al.
Pubblicazione: (2025)

A Cache-Aware Hybrid Sieve Combining Segmentation and Bit-Packing for Fast Prime Generation
di: Thirdhana, Kathi Lakshmi Mani
Pubblicazione: (2025)

Multi-Queue SSD I/O Modeling & Its Implications for Data Structure Design
di: Ransom, Erin, et al.
Pubblicazione: (2025)

Scanning HTML at Tens of Gigabytes per Second on ARM Processors
di: Lemire, Daniel
Pubblicazione: (2025)

Characterizing the impact of last-level cache replacement policies on big-data workloads
di: Jamet, Alexandre Valentin, et al.
Pubblicazione: (2023)

OPMOS: Ordered Parallel Algorithm for Multi-Objective Shortest-Paths
di: Gold, Leo, et al.
Pubblicazione: (2024)

Memory Hierarchy Design for Caching Middleware in the Age of NVM
di: Ghandeharizadeh, Shahram, et al.
Pubblicazione: (2025)

ExpanderGraph-128: A Novel Graph-Theoretic Block Cipher with Formal Security Analysis and Hardware Implementation
di: Wijesinghe, W. A. Susantha
Pubblicazione: (2026)

Obstacle-Aware Length-Matching Routing for Any-Direction Traces in Printed Circuit Board
di: Fang, Weijie, et al.
Pubblicazione: (2024)

Fast and Efficient Merge of Sorted Input Lists in Hardware Using List Offset Merge Sorters
di: Kent, Robert B., et al.
Pubblicazione: (2025)

Enabling Fast, Accurate, and Efficient Real-Time Genome Analysis via New Algorithms and Techniques
di: Firtina, Can
Pubblicazione: (2025)

Minimum Congestion Routing of Unsplittable Flows in Data-Center Networks
di: Ferreira, Miguel, et al.
Pubblicazione: (2025)

Enabling AI ASICs for Zero Knowledge Proof
di: Tong, Jianming, et al.
Pubblicazione: (2026)

AI Load Dynamics--A Power Electronics Perspective
di: Li, Yuzhuo, et al.
Pubblicazione: (2025)

A Review on Proprietary Accelerators for Large Language Models
di: Park, Sihyeong, et al.
Pubblicazione: (2025)

ONNXim: A Fast, Cycle-level Multi-core NPU Simulator
di: Ham, Hyungkyu, et al.
Pubblicazione: (2024)

A$^3$PIM: An Automated, Analytic and Accurate Processing-in-Memory Offloader
di: Jiang, Qingcai, et al.
Pubblicazione: (2024)

ACALSim: A Scalable Parallel Simulation Framework for High-Performance System Design Space Exploration
di: Lin, Wei-Fen, et al.
Pubblicazione: (2026)

A Quantitative Analysis and Guidelines of Data Streaming Accelerator in Modern Intel Xeon Scalable Processors
di: Kuper, Reese, et al.
Pubblicazione: (2023)

SCALE-Sim v3: A modular cycle-accurate systolic accelerator simulator for end-to-end system analysis
di: Raj, Ritik, et al.
Pubblicazione: (2025)

Elastic Sketch under Random Stationary Streams: Limiting Behavior and Near-Optimal Configuration
di: Mazziane, Younes Ben, et al.
Pubblicazione: (2026)

Virtual-Memory Powersort
di: Moltmann, Finn, et al.
Pubblicazione: (2026)

FRSZ2 for In-Register Block Compression Inside GMRES on GPUs
di: Grützmacher, Thomas, et al.
Pubblicazione: (2024)

Accurate and Fast Approximate Graph Pattern Mining at Scale
di: Arpaci-Dusseau, Anna, et al.
Pubblicazione: (2024)

Toward Greener Matrix Operations by Lossless Compressed Formats
di: Tosoni, Francesco, et al.
Pubblicazione: (2024)

Less is More: Faster Maximum Clique Search by Work-Avoidance
di: Vandierendonck, Hans
Pubblicazione: (2025)

Count-Min Sketch with Conservative Updates: Worst-Case Analysis
di: Mazziane, Younes Ben, et al.
Pubblicazione: (2024)

Enhancing Instruction Prefetching via Cache and TLB Management
di: Jamet, Alexandre Valentin, et al.
Pubblicazione: (2026)

ETM2: Empowering Traditional Memory Bandwidth Regulation using ETM
di: Zuepke, Alexander, et al.
Pubblicazione: (2026)

SPEC CPU2026: Characterization, Representativeness, and Cross-Suite Comparison
di: Li, Ruihao, et al.
Pubblicazione: (2026)

Single 32-bit Sub-Channel DDR5 DIMMs: Architecture, Performance Bounds, and Standardisation
di: Ke, Chih-Hua
Pubblicazione: (2026)

Regular-Dead on Arrival: Characterizing and Protecting Against Dead-Entry TLB Misses in GPU Microarchitectures
di: Anik, Shafayat Mowla, et al.
Pubblicazione: (2026)

Range, Not Precision: Block-Floating-Point Half-Precision FFT and SAR Imaging on Apple Silicon
di: Bergach, Mohamed Amine
Pubblicazione: (2026)

SCALE-Sim TPU: Validating and Extending SCALE-Sim for TPUs
di: Dang, Jingtian, et al.
Pubblicazione: (2026)

WaveTune: Wave-aware Bilinear Modeling for Efficient GPU Kernel Auto-tuning
di: Zhang, Kaixuan, et al.
Pubblicazione: (2026)

PipeWeave: Synergizing Analytical and Learning Models for Unified GPU Performance Prediction
di: Zhang, Kaixuan, et al.
Pubblicazione: (2026)

Heterogeneous Memory Benchmarking Toolkit
di: Ghaemi, Golsana, et al.
Pubblicazione: (2025)

Simulation-Driven Evaluation of Chiplet-Based Architectures Using VisualSim
di: Ali, Wajid, et al.
Pubblicazione: (2025)