Buchumschlag

Retrieve, Schedule, Reflect: LLM Agents for Chip QoR Optimization

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	ouyang, Yikang, Luo, Yang, Zuo, Dongsheng, Ma, Yuzhe
Format:	Preprint
Veröffentlicht:	2026
Schlagworte:	Hardware Architecture
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

PrefixAgent: An LLM-Powered Design Framework for Efficient Prefix Adder Optimization
von: Zuo, Dongsheng, et al.
Veröffentlicht: (2025)

RL-MUL 2.0: Multiplier Design Optimization with Parallel Deep Reinforcement Learning and Space Reduction
von: Zuo, Dongsheng, et al.
Veröffentlicht: (2024)

UFO-MAC: A Unified Framework for Optimization of High-Performance Multipliers and Multiply-Accumulators
von: Zuo, Dongsheng, et al.
Veröffentlicht: (2024)

Hierarchical Source-to-Post-Route QoR Prediction in High-Level Synthesis with GNNs
von: Gao, Mingzhe, et al.
Veröffentlicht: (2024)

Energy-Efficient QoS-Aware Scheduling for S-NUCA Many-Cores
von: Wasala, Sudam M., et al.
Veröffentlicht: (2025)

E-Syn: E-Graph Rewriting with Technology-Aware Cost Functions for Logic Synthesis
von: Chen, Chen, et al.
Veröffentlicht: (2024)

ChipLight: Cross-Layer Optimization of Chiplet Design with Optical Interconnects for LLM Training
von: Bai, Kangbo, et al.
Veröffentlicht: (2026)

Optimizing and Exploring System Performance in Compact Processing-in-Memory-based Chips
von: Chen, Peilin, et al.
Veröffentlicht: (2025)

SLDB: An End-To-End Heterogeneous System-on-Chip Benchmark Suite for LLM-Aided Design
von: Alvanaki, Elisavet Lydia, et al.
Veröffentlicht: (2025)

VitaLLM: A Versatile, Ultra-Compact Ternary LLM Accelerator with Dependency-Aware Scheduling
von: Lin, Zi-Wei, et al.
Veröffentlicht: (2026)

ChipMind: Retrieval-Augmented Reasoning for Long-Context Circuit Design Specifications
von: Xing, Changwen, et al.
Veröffentlicht: (2025)

FedChip: Federated LLM for Artificial Intelligence Accelerator Chip Design
von: Nazzal, Mahmoud, et al.
Veröffentlicht: (2025)

MCMComm: Hardware-Software Co-Optimization for End-to-End Communication in Multi-Chip-Modules
von: Raj, Ritik, et al.
Veröffentlicht: (2025)

CHICO-Agent: An LLM Agent for the Cross-layer Optimization of 2.5D and 3D Chiplet-based Systems
von: Wu, Qihang, et al.
Veröffentlicht: (2026)

E-morphic: Scalable Equality Saturation for Structural Exploration in Logic Synthesis
von: Chen, Chen, et al.
Veröffentlicht: (2025)

HSCO-Bench: An Agent-Driven End-to-End Hardware-Software Co-design Benchmark for Systems-on-Chip
von: Tsai, Pei-Huan, et al.
Veröffentlicht: (2026)

FADiff: Fusion-Aware Differentiable Optimization for DNN Scheduling on Tensor Accelerators
von: Jia, Shuao, et al.
Veröffentlicht: (2025)

Optimizing Layer-Fused Scheduling of Transformer Networks on Multi-accelerator Platforms
von: Colleman, Steven, et al.
Veröffentlicht: (2024)

Large Processor Chip Model
von: Chang, Kaiyan, et al.
Veröffentlicht: (2025)

PICBench: Benchmarking LLMs for Photonic Integrated Circuits Design
von: Wu, Yuchao, et al.
Veröffentlicht: (2025)

A Memory-Efficient Retrieval Architecture for RAG-Enabled Wearable Medical LLMs-Agents
von: Liao, Zhipeng, et al.
Veröffentlicht: (2025)

IMMSched: Interruptible Multi-DNN Scheduling via Parallel Multi-Particle Optimizing Subgraph Isomorphism
von: Zhao, Boran, et al.
Veröffentlicht: (2026)

WIP: Turning Fake Chips into Learning Opportunities
von: Mehraban, Haniye, et al.
Veröffentlicht: (2025)

ChipBench: A Next-Step Benchmark for Evaluating LLM Performance in AI-Aided Chip Design
von: Yu, Zhongkai, et al.
Veröffentlicht: (2026)

LinkBo: An Adaptive Single-Wire, Low-Latency, and Fault-Tolerant Communications Interface for Variable-Distance Chip-to-Chip Systems
von: Ye, Bochen, et al.
Veröffentlicht: (2025)

Rethinking Compute Substrates for 3D-Stacked Near-Memory LLM Decoding: Microarchitecture-Scheduling Co-Design
von: Ai, Chenyang, et al.
Veröffentlicht: (2026)

Resilient and Secure Programmable System-on-Chip Accelerator Offload
von: Gouveia, Inês Pinto, et al.
Veröffentlicht: (2024)

RED: Energy Optimization Framework for eDRAM-based PIM with Reconfigurable Voltage Swing and Retention-aware Scheduling
von: Kim, Jae-Young, et al.
Veröffentlicht: (2025)

TEMP: A Memory Efficient Physical-aware Tensor Partition-Mapping Framework on Wafer-scale Chips
von: Wang, Huizheng, et al.
Veröffentlicht: (2025)

A 0.96pJ/SOP, 30.23K-neuron/mm^2 Heterogeneous Neuromorphic Chip With Fullerene-like Interconnection Topology for Edge-AI Computing
von: Zhou, P. J., et al.
Veröffentlicht: (2024)

Algorithm-Driven On-Chip Integration for High Density and Low Cost
von: Kim, Jeongeun, et al.
Veröffentlicht: (2025)

EONSim: An NPU Simulator for On-Chip Memory and Embedding Vector Operations
von: Choi, Sangun, et al.
Veröffentlicht: (2025)

Towards Generalized On-Chip Communication for Programmable Accelerators in Heterogeneous Architectures
von: Zuckerman, Joseph, et al.
Veröffentlicht: (2024)

Rainbow: A Composable Coherence Protocol for Multi-Chip Servers
von: Menezo, Lucia G., et al.
Veröffentlicht: (2020)

SoMa: Identifying, Exploring, and Understanding the DRAM Communication Scheduling Space for DNN Accelerators
von: Cai, Jingwei, et al.
Veröffentlicht: (2025)

Instruction Scheduling in the Saturn Vector Unit
von: Zhao, Jerry, et al.
Veröffentlicht: (2024)

CAMO: Correlation-Aware Mask Optimization with Modulated Reinforcement Learning
von: Liang, Xiaoxiao, et al.
Veröffentlicht: (2024)

HFRWKV: A High-Performance Fully On-Chip Hardware Accelerator for RWKV
von: Shijie, Liu, et al.
Veröffentlicht: (2026)

Ultra Low-Power SDM-based Circuit-Switching for Networks-on-Chip
von: Zaeemi, Meysam, et al.
Veröffentlicht: (2026)

3D MPSoC with On-Chip Cache Support -- Design and Exploitation
von: Cataldo, Rodrigo, et al.
Veröffentlicht: (2025)