Vectorization of Verilog Designs and its Effects on Verification and Synthesis

Fuente: arXiv

Enregistré dans:

Détails bibliographiques
Auteurs principaux:	Guimarães, Maria Fernanda Oliveira, Rosa, Ulisses, Trudel, Ian, Vieira, João Victor Amorim, Mafra, Augusto Amaral, Crepalde, Mirlaine, Pereira, Fernando Magno Quintão
Format:	Preprint
Publié:	2026
Sujets:	Programming Languages Hardware Architecture 68N20 D.3.4
Accès en ligne:	Acceder al recurso
Tags:	Ajouter un tag Pas de tags, Soyez le premier à ajouter un tag!

Internet

https://arxiv.org/abs/2603.17099