Buchumschlag

Vectorization of Verilog Designs and its Effects on Verification and Synthesis

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Guimarães, Maria Fernanda Oliveira, Rosa, Ulisses, Trudel, Ian, Vieira, João Victor Amorim, Mafra, Augusto Amaral, Crepalde, Mirlaine, Pereira, Fernando Magno Quintão
Format:	Preprint
Veröffentlicht:	2026
Schlagworte:	Programming Languages Hardware Architecture 68N20 D.3.4
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

Bottom-Up Generation of Verilog Designs for Testing EDA Tools
von: Vieira, João Victor Amorim, et al.
Veröffentlicht: (2025)

ChiBench: a Benchmark Suite for Testing Electronic Design Automation Tools
von: Sumitani, Rafael, et al.
Veröffentlicht: (2024)

VerilogCL: A Contrastive Learning Framework for Robust LLM-Based Verilog Generation
von: Tan, Yan, et al.
Veröffentlicht: (2026)

Veritas: Deterministic Verilog Code Synthesis from LLM-Generated Conjunctive Normal Form
von: Roy, Prithwish Basu, et al.
Veröffentlicht: (2025)

Insights from Verification: Training a Verilog Generation LLM with Reinforcement Learning with Testbench Feedback
von: Wang, Ning, et al.
Veröffentlicht: (2025)

EvoVerilog: Large Langugage Model Assisted Evolution of Verilog Code
von: Guo, Ping, et al.
Veröffentlicht: (2025)

Python-based DSL for generating Verilog model of Synchronous Digital Circuits
von: Datar, Mandar, et al.
Veröffentlicht: (2024)

VerilogMonkey: Exploring Parallel Scaling for Automated Verilog Code Generation with LLMs
von: Niu, Juxin, et al.
Veröffentlicht: (2025)

Optimization of 32-bit Unsigned Division by Constants on 64-bit Targets
von: Mitsunari, Shigeo, et al.
Veröffentlicht: (2026)

CIM-MLC: A Multi-level Compilation Stack for Computing-In-Memory Accelerators
von: Qu, Songyun, et al.
Veröffentlicht: (2024)

LintLLM: An Open-Source Verilog Linting Framework Based on Large Language Models
von: Fang, Zhigang, et al.
Veröffentlicht: (2025)

Annotating Slack Directly on Your Verilog: Fine-Grained RTL Timing Evaluation for Early Optimization
von: Fang, Wenji, et al.
Veröffentlicht: (2024)

AutoVeriFix: Automatically Correcting Errors and Enhancing Functional Correctness in LLM-Generated Verilog Code
von: Tan, Yan, et al.
Veröffentlicht: (2025)

Comprehensive Verilog Design Problems: A Next-Generation Benchmark Dataset for Evaluating Large Language Models and Agents on RTL Design and Verification
von: Pinckney, Nathaniel, et al.
Veröffentlicht: (2025)

HDLFORGE: A Two-Stage Multi-Agent Framework for Efficient Verilog Code Generation with Adaptive Model Escalation
von: Abdollahi, Armin, et al.
Veröffentlicht: (2026)

Exploring the Agentic Frontier of Verilog Code Generation
von: Yubeaton, Patrick, et al.
Veröffentlicht: (2026)

TimingLLM: A Two-Stage Retrieval-Augmented Framework for Pre-Synthesis Timing Prediction from Verilog
von: Abdollahi, Armin, et al.
Veröffentlicht: (2026)

VFlow: Discovering Optimal Agentic Workflows for Verilog Generation
von: Wei, Yangbo, et al.
Veröffentlicht: (2025)

MG-Verilog: Multi-grained Dataset Towards Enhanced LLM-assisted Verilog Generation
von: Zhang, Yongan, et al.
Veröffentlicht: (2024)

Towards Efficient Design Verification -- Constrained Random Verification using PyUVM
von: Gadde, Deepak Narayan, et al.
Veröffentlicht: (2024)

VeriInteresting: An Empirical Study of Model Prompt Interactions in Verilog Code Generation
von: Collini, Luca, et al.
Veröffentlicht: (2026)

RealBench: Benchmarking Verilog Generation Models with Real-World IP Designs
von: Jin, Pengwei, et al.
Veröffentlicht: (2025)

ReasoningV: Efficient Verilog Code Generation with Adaptive Hybrid Reasoning Model
von: Qin, Haiyan, et al.
Veröffentlicht: (2025)

MetRex: A Benchmark for Verilog Code Metric Reasoning Using LLMs
von: Abdelatty, Manar, et al.
Veröffentlicht: (2024)

Natural language is not enough: Benchmarking multi-modal generative AI for Verilog generation
von: Chang, Kaiyan, et al.
Veröffentlicht: (2024)

Large Language Model for Verilog Code Generation: Literature Review and the Road Ahead
von: Yang, Guang, et al.
Veröffentlicht: (2025)

Large Language Model for Verilog Generation with Code-Structure-Guided Reinforcement Learning
von: Wang, Ning, et al.
Veröffentlicht: (2024)

Location is Key: Leveraging Large Language Model for Functional Bug Localization in Verilog
von: Yao, Bingkun, et al.
Veröffentlicht: (2024)

HaVen: Hallucination-Mitigated LLM for Verilog Code Generation Aligned with HDL Engineers
von: Yang, Yiyao, et al.
Veröffentlicht: (2025)

AutoVCoder: A Systematic Framework for Automated Verilog Code Generation using LLMs
von: Gao, Mingzhe, et al.
Veröffentlicht: (2024)

VRank: Enhancing Verilog Code Generation from Large Language Models via Self-Consistency
von: Zhao, Zhuorui, et al.
Veröffentlicht: (2025)

Revisiting VerilogEval: A Year of Improvements in Large-Language Models for Hardware Code Generation
von: Pinckney, Nathaniel, et al.
Veröffentlicht: (2024)

QED: Scalable Verification of Hardware Memory Consistency
von: Ravi, Gokulan, et al.
Veröffentlicht: (2024)

iMIV: in-Memory Integrity Verification for NVM
von: Jain, Rajat, et al.
Veröffentlicht: (2024)

Instruction Scheduling in the Saturn Vector Unit
von: Zhao, Jerry, et al.
Veröffentlicht: (2024)

Register Dispersion: Reducing the Footprint of the Vector Register File in Vector Engines of Low-Cost RISC-V CPUs
von: Titopoulos, Vasileios, et al.
Veröffentlicht: (2025)

VeriLoC: Line-of-Code Level Prediction of Hardware Design Quality from Verilog Code
von: Hemadri, Raghu Vamshi, et al.
Veröffentlicht: (2025)

Veryl: A New Hardware Description Language as an Altarnative to SystemVerilog
von: Hatta, Naoya, et al.
Veröffentlicht: (2024)

Automatic High-quality Verilog Assertion Generation through Subtask-Focused Fine-Tuned LLMs and Iterative Prompting
von: Shahidzadeh, Mohammad, et al.
Veröffentlicht: (2024)

LLM-VeriPPA: Power, Performance, and Area Optimization aware Verilog Code Generation with Large Language Models
von: Thorat, Kiran, et al.
Veröffentlicht: (2025)