Copertina

CBM-Dual: A 65-nm Fully Connected Chaotic Boltzmann Machine Processor for Dual Function Simulated Annealing and Reservoir Computing

Fuente: arXiv

Salvato in:

Dettagli Bibliografici
Autori principali:	Yoshioka, Kanta, Hirayae, Soshi, Tanaka, Yuichiro, Katori, Yuichi, Morie, Takashi, Tamukoh, Hakaru
Natura:	Preprint
Pubblicazione:	2026
Soggetti:	Hardware Architecture Machine Learning
Accesso online:	Acceder al recurso
Tags:	Aggiungi Tag Nessun Tag, puoi essere il primo ad aggiungerne!!

Documenti analoghi

Reservoir Computing inspired Matrix Multiplication-free Language Model
di: Shiratsuchi, Takumi, et al.
Pubblicazione: (2025)

Energy-Efficient p-Bit-Based Fully-Connected Quantum-Inspired Simulated Annealer with Dual BRAM Architecture
di: Onizawa, Naoya, et al.
Pubblicazione: (2026)

Techniques for Enhancing Memory Capacity of Reservoir Computing
di: Yokota, Atsuki, et al.
Pubblicazione: (2025)

Sign Language Recognition using Bidirectional Reservoir Computing
di: Singh, Nitin Kumar, et al.
Pubblicazione: (2025)

Sign Language Recognition using Parallel Bidirectional Reservoir Computing
di: Singh, Nitin Kumar, et al.
Pubblicazione: (2025)

Web-Based Simulator of Superscalar RISC-V Processors
di: Jaros, Jiri, et al.
Pubblicazione: (2024)

QiMeng: Fully Automated Hardware and Software Design for Processor Chip
di: Zhang, Rui, et al.
Pubblicazione: (2025)

A 65-nm Reliable 6T CMOS SRAM Cell with Minimum Size Transistors
di: Torrens, Gabriel, et al.
Pubblicazione: (2024)

Fast Parameter Optimization of Delayed Feedback Reservoir with Backpropagation and Gradient Descent
di: Ikeda, Sosei, et al.
Pubblicazione: (2025)

Occamy: A 432-Core Dual-Chiplet Dual-HBM2E 768-DP-GFLOP/s RISC-V System for 8-to-64-bit Dense and Sparse Computing in 12nm FinFET
di: Scheffler, Paul, et al.
Pubblicazione: (2025)

Online Training and Inference System on Edge FPGA Using Delayed Feedback Reservoir
di: Ikeda, Sosei, et al.
Pubblicazione: (2025)

Large Processor Chip Model
di: Chang, Kaiyan, et al.
Pubblicazione: (2025)

Overcoming Quadratic Hardware Scaling for a Fully Connected Digital Oscillatory Neural Network
di: Haverkort, Bram, et al.
Pubblicazione: (2025)

Memory-Efficient FPGA Implementation of Stochastic Simulated Annealing
di: Shin, Duckgyu, et al.
Pubblicazione: (2026)

SAMIPS: A Synthesised Asynchronous Processor
di: Zhang, Qianyi, et al.
Pubblicazione: (2024)

Banked Memories for Soft SIMT Processors
di: Langhammer, Martin, et al.
Pubblicazione: (2025)

Hardware-Friendly Delayed-Feedback Reservoir for Multivariate Time-Series Classification
di: Ikeda, Sosei, et al.
Pubblicazione: (2025)

A 950 MHz SIMT Soft Processor
di: Langhammer, Martin, et al.
Pubblicazione: (2025)

Hypervisor Extension for a RISC-V Processor
di: Gauchola, Jaume, et al.
Pubblicazione: (2024)

Occamy: A 432-Core 28.1 DP-GFLOP/s/W 83% FPU Utilization Dual-Chiplet, Dual-HBM2E RISC-V-based Accelerator for Stencil and Sparse Linear Algebra Computations with 8-to-64-bit Floating-Point Support in 12nm FinFET
di: Paulin, Gianna, et al.
Pubblicazione: (2024)

A Jammer-Resilient 2.87 mm$^2$ 1.28 MS/s 310 mW Multi-Antenna Synchronization ASIC in 65 nm
di: Arquint, Flurin, et al.
Pubblicazione: (2025)

A 33.6-136.2 TOPS/W Nonlinear Analog Computing-In-Memory Macro for Multi-bit LSTM Accelerator in 65 nm CMOS
di: Yang, Junyi, et al.
Pubblicazione: (2025)

SALSA: Simulated Annealing based Loop-Ordering Scheduler for DNN Accelerators
di: Jung, Victor J. B., et al.
Pubblicazione: (2023)

A 65nm 8b-Activation 8b-Weight SRAM-Based Charge-Domain Computing-in-Memory Macro Using A Fully-Parallel Analog Adder Network and A Single-ADC Interface
di: Yin, Guodong, et al.
Pubblicazione: (2022)

Implementation of Compute Intensive Algorithms on Software Configurable Processor
di: Ganesha, et al.
Pubblicazione: (2025)

Duet: Creating Harmony between Processors and Embedded FPGAs
di: Li, Ang, et al.
Pubblicazione: (2023)

Neuromorphic Processor Employing FPGA Technology with Universal Interconnections
di: Harlikar, Pracheta, et al.
Pubblicazione: (2025)

LoAS: Fully Temporal-Parallel Dataflow for Dual-Sparse Spiking Neural Networks
di: Yin, Ruokai, et al.
Pubblicazione: (2024)

ElfCore: A 28nm Neural Processor Enabling Dynamic Structured Sparse Training and Online Self-Supervised Learning with Activity-Dependent Weight Update
di: Su, Zhe, et al.
Pubblicazione: (2025)

Image processing Application Development on Software Configurable Processor Array
di: Prabhu, Ganesh, et al.
Pubblicazione: (2025)

Functional ISS-Driven Verification of Superscalar RISC-V Processors
di: Galimberti, Andrea, et al.
Pubblicazione: (2024)

Loop Control Management in Tightly Coupled Processor Arrays (TCPAs)
di: Walter, Dominik, et al.
Pubblicazione: (2026)

Floating Point HUB Adder for RISC-V Sargantana Processor
di: Bandera, Gerardo, et al.
Pubblicazione: (2024)

Linear Complexity Fermionic Simulation on Quantum Devices with Hardware Connectivity Constraints
di: Gao, Xiangyu, et al.
Pubblicazione: (2026)

Switchable Single/Dual Edge Registers for Pipeline Architecture
di: Singh, Suyash Vardhan, et al.
Pubblicazione: (2024)

Diba: A Re-configurable Stream Processor
di: Najafi, Mohammadreza, et al.
Pubblicazione: (2023)

Automatic Microarchitecture-Aware Custom Instruction Design for RISC-V Processors
di: Rezunov, Evgenii, et al.
Pubblicazione: (2025)

TurboFuzz: FPGA Accelerated Hardware Fuzzing for Processor Agile Verification
di: Zhong, Yang, et al.
Pubblicazione: (2025)

Mapping and Execution of Nested Loops on Processor Arrays: CGRAs vs. TCPAs
di: Walter, Dominik, et al.
Pubblicazione: (2025)

AGON: Automated Design Framework for Customizing Processors from ISA Documents
di: Li, Chongxiao, et al.
Pubblicazione: (2024)