Exploring LLM-based Verilog Code Generation with Data-Efficient Fine-Tuning and Testbench Automation

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Chen, Mu-Chi, Huang, Po-Hsuan, Kao, Yu-Hung, Liu, Yen-Fu, Hung, Yu-Kai, Liang, Cheng, Ho, Shao-Chun, Tu, Chia-Heng, Hung, Shih-Hao
Format:	Preprint
Veröffentlicht:	2026
Schlagworte:	Hardware Architecture Artificial Intelligence I.2.2; I.2.6; I.2.7; J.6
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Online

https://arxiv.org/abs/2604.15388