Exploring LLM-based Verilog Code Generation with Data-Efficient Fine-Tuning and Testbench Automation

Fuente: arXiv

Enregistré dans:

Détails bibliographiques
Auteurs principaux:	Chen, Mu-Chi, Huang, Po-Hsuan, Kao, Yu-Hung, Liu, Yen-Fu, Hung, Yu-Kai, Liang, Cheng, Ho, Shao-Chun, Tu, Chia-Heng, Hung, Shih-Hao
Format:	Preprint
Publié:	2026
Sujets:	Hardware Architecture Artificial Intelligence I.2.2; I.2.6; I.2.7; J.6
Accès en ligne:	Acceder al recurso
Tags:	Ajouter un tag Pas de tags, Soyez le premier à ajouter un tag!

Internet

https://arxiv.org/abs/2604.15388