Buchumschlag

HGQ-LUT: Fast LUT-Aware Training and Efficient Architectures for DNN Inference

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Sun, Chang, Que, Zhiqiang, Zadeh, Bakhtiar, Liu, Qibin, Alvarez, Kevin H., Luk, Wayne, Spiropulu, Maria
Format:	Preprint
Veröffentlicht:	2026
Schlagworte:	Hardware Architecture Machine Learning High Energy Physics - Experiment
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

TENET: An Efficient Sparsity-Aware LUT-Centric Architecture for Ternary LLM Inference On Edge
von: Huang, Zhirui, et al.
Veröffentlicht: (2025)

da4ml: Distributed Arithmetic for Real-time Neural Networks on FPGAs
von: Sun, Chang, et al.
Veröffentlicht: (2025)

PolyLUT-Add: FPGA-based LUT Inference with Wide Inputs
von: Lou, Binglei, et al.
Veröffentlicht: (2024)

JEDI-linear: Fast and Efficient Graph Neural Networks for Jet Tagging on FPGAs
von: Que, Zhiqiang, et al.
Veröffentlicht: (2025)

PolyLUT: Learning Piecewise Polynomials for Ultra-Low Latency FPGA LUT-based Inference
von: Andronic, Marta, et al.
Veröffentlicht: (2023)

Double Duty: FPGA Architecture to Enable Concurrent LUT and Adder Chain Usage
von: Pun, Junius, et al.
Veröffentlicht: (2025)

LOCALUT: Harnessing Capacity-Computation Tradeoffs for LUT-Based Inference in DRAM-PIM
von: Hong, Junguk, et al.
Veröffentlicht: (2026)

Enhancing LUT-based Deep Neural Networks Inference through Architecture and Connectivity Optimization
von: Lou, Binglei, et al.
Veröffentlicht: (2026)

PolyLUT: Ultra-low Latency Polynomial Inference with Hardware-Aware Structured Pruning
von: Andronic, Marta, et al.
Veröffentlicht: (2025)

LUT-LLM: Efficient Large Language Model Inference with Memory-based Computations on FPGAs
von: He, Zifan, et al.
Veröffentlicht: (2025)

KANELÉ: Kolmogorov-Arnold Networks for Efficient LUT-based Evaluation
von: Hoang, Duc, et al.
Veröffentlicht: (2025)

A Survey on LUT-based Deep Neural Networks Implemented in FPGAs
von: Guo, Zeyu
Veröffentlicht: (2025)

Towards Efficient LUT-based PIM: A Scalable and Low-Power Approach for Modern Workloads
von: Khabbazan, Bahareh, et al.
Veröffentlicht: (2025)

DSLUT: An Asymmetric LUT and its Automatic Design Flow Based on Practical Functions
von: Yang, Moucheng, et al.
Veröffentlicht: (2025)

ReducedLUT: Table Decomposition with "Don't Care" Conditions
von: Cassidy, Oliver, et al.
Veröffentlicht: (2024)

TreeLUT: An Efficient Alternative to Deep Neural Networks for Inference Acceleration Using Gradient Boosted Decision Trees
von: Khataei, Alireza, et al.
Veröffentlicht: (2025)

SAL-PIM: A Subarray-level Processing-in-Memory Architecture with LUT-based Linear Interpolation for Transformer-based Text Generation
von: Han, Wontak, et al.
Veröffentlicht: (2024)

CIMple: Standard-cell SRAM-based CIM with LUT-based split softmax for attention acceleration
von: Ahn, Bas, et al.
Veröffentlicht: (2026)

Platinum: Path-Adaptable LUT-Based Accelerator Tailored for Low-Bit Weight Matrix Multiplication
von: Shan, Haoxuan, et al.
Veröffentlicht: (2025)

MetaML-Pro: Cross-Stage Design Flow Automation for Efficient Deep Learning Acceleration
von: Que, Zhiqiang, et al.
Veröffentlicht: (2025)

NeuraLUT: Hiding Neural Network Density in Boolean Synthesizable Functions
von: Andronic, Marta, et al.
Veröffentlicht: (2024)

LUTMUL: Exceed Conventional FPGA Roofline Limit by LUT-based Efficient Multiplication for Neural Network Inference
von: Xie, Yanyue, et al.
Veröffentlicht: (2024)

SparseLUT: Sparse Connectivity Optimization for Lookup Table-based Deep Neural Networks
von: Lou, Binglei, et al.
Veröffentlicht: (2025)

LUT Tensor Core: A Software-Hardware Co-Design for LUT-Based Low-Bit LLM Inference
von: Mo, Zhiwen, et al.
Veröffentlicht: (2024)

Enthuse: Efficient Adaptable High-throughput Streaming Aggregation Engines
von: Papaphilippou, Philippos, et al.
Veröffentlicht: (2024)

LUT-DLA: Lookup Table as Efficient Extreme Low-Bit Deep Learning Accelerator
von: Li, Guoyu, et al.
Veröffentlicht: (2025)

Low-Latency FPGA Control System for Real-Time Neural Network Processing in CCD-Based Trapped-Ion Qubit Measurement
von: Lou, Binglei, et al.
Veröffentlicht: (2025)

DORA: Dataflow-Instruction Orchestration Architecture for DNN Acceleration
von: Chen, Xingzhen, et al.
Veröffentlicht: (2026)

A Scalable RISC-V Vector Processor Enabling Efficient Multi-Precision DNN Inference
von: Wang, Chuanning, et al.
Veröffentlicht: (2024)

Algorithm and Hardware Co-Design for Efficient Complex-Valued Uncertainty Estimation
von: Zhang, Zehuan, et al.
Veröffentlicht: (2026)

SPEED: A Scalable RISC-V Vector Processor Enabling Efficient Multi-Precision DNN Inference
von: Wang, Chuanning, et al.
Veröffentlicht: (2024)

Hardware-Aware DNN Compression for Homogeneous Edge Devices
von: Zhang, Kunlong, et al.
Veröffentlicht: (2025)

LL-GNN: Low Latency Graph Neural Networks on FPGAs for High Energy Physics
von: Que, Zhiqiang, et al.
Veröffentlicht: (2022)

Performance Analysis of DNN Inference/Training with Convolution and non-Convolution Operations
von: Esmaeilzadeh, Hadi, et al.
Veröffentlicht: (2023)

FILCO: Flexible Composing Architecture with Real-Time Reconfigurability for DNN Acceleration
von: Chen, Xingzhen, et al.
Veröffentlicht: (2026)

Instruction-Based Coordination of Heterogeneous Processing Units for Acceleration of DNN Inference
von: Petropoulos, Anastasios, et al.
Veröffentlicht: (2025)

Hardware-Aware Neural Dropout Search for Reliable Uncertainty Prediction on FPGA
von: Zhang, Zehuan, et al.
Veröffentlicht: (2024)

DAISM: Digital Approximate In-SRAM Multiplier-based Accelerator for DNN Training and Inference
von: Sonnino, Lorenzo, et al.
Veröffentlicht: (2023)

SigmaQuant: Hardware-Aware Heterogeneous Quantization Method for Edge DNN Inference
von: Liu, Qunyou, et al.
Veröffentlicht: (2026)

FADiff: Fusion-Aware Differentiable Optimization for DNN Scheduling on Tensor Accelerators
von: Jia, Shuao, et al.
Veröffentlicht: (2025)