Buchumschlag

AccelSync: Verifying Synchronization Coverage in Accelerator Pipeline Programs

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	An, Hangcheng, Wang, Rui, Qian, Depei
Format:	Preprint
Veröffentlicht:	2026
Schlagworte:	Hardware Architecture
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

AccelCIM: Systematic Dataflow Exploration for SRAM Compute-in-Memory Accelerator
von: Xue, Chenhao, et al.
Veröffentlicht: (2026)

FractalSync: Lightweight Scalable Global Synchronization of Massive Bulk Synchronous Parallel AI Accelerators
von: Isachi, Victor, et al.
Veröffentlicht: (2025)

Analyzing and Improving Hardware Modeling of Accel-Sim
von: Huerta, Rodrigo, et al.
Veröffentlicht: (2024)

Lookup Table-based Multiplication-free All-digital DNN Accelerator Featuring Self-Synchronous Pipeline Accumulation
von: Tagata, Hiroto, et al.
Veröffentlicht: (2025)

When Pipelined In-Memory Accelerators Meet Spiking Direct Feedback Alignment: A Co-Design for Neuromorphic Edge Computing
von: Ren, Haoxiong, et al.
Veröffentlicht: (2025)

Manticore: Hardware-Accelerated RTL Simulation with Static Bulk-Synchronous Parallelism
von: Emami, Mahyar, et al.
Veröffentlicht: (2023)

Generalized Ping-Pong: Off-Chip Memory Bandwidth Centric Pipelining Strategy for Processing-In-Memory Accelerators
von: Wang, Ruibao, et al.
Veröffentlicht: (2024)

Fast Graph Vector Search via Hardware Acceleration and Delayed-Synchronization Traversal
von: Jiang, Wenqi, et al.
Veröffentlicht: (2024)

HARP: Hadamard-Domain Write-and-Verify for Noise-Robust RRAM Programming
von: Choi, Ilhuan, et al.
Veröffentlicht: (2026)

High-Performance Pipelined NTT Accelerators with Homogeneous Digit-Serial Modulo Arithmetic
von: Alexakis, George, et al.
Veröffentlicht: (2025)

Scope: A Scalable Merged Pipeline Framework for Multi-Chip-Module NN Accelerators
von: Huang, Zongle, et al.
Veröffentlicht: (2026)

PHAROS: Pipelined Heterogeneous Accelerators for Real-time Safety-critical Systems With Deadline Compliance
von: Ji, Shixin, et al.
Veröffentlicht: (2026)

Edge GPU Aware Multiple AI Model Pipeline for Accelerated MRI Reconstruction and Analysis
von: Majeed, Ashiyana Abdul, et al.
Veröffentlicht: (2025)

NOVA: Coordinated Test Selection and Bayes-Optimized Constrained Randomization for Accelerated Coverage Closure
von: Peng, Weijie, et al.
Veröffentlicht: (2025)

In-Pipeline Integration of Digital In-Memory-Computing into RISC-V Vector Architecture to Accelerate Deep Learning
von: Spagnolo, Tommaso, et al.
Veröffentlicht: (2026)

Analysis of Single Event Induced Bit Faults in a Deep Neural Network Accelerator Pipeline
von: Jonckers, Naïn, et al.
Veröffentlicht: (2025)

Leveraging Application-Specific Knowledge for Energy-Efficient Deep Learning Accelerators on Resource-Constrained FPGAs
von: Qian, Chao
Veröffentlicht: (2025)

Hyft: A Reconfigurable Softmax Accelerator with Hybrid Numeric Format for both Training and Inference
von: Xia, Tianhua, et al.
Veröffentlicht: (2023)

Energy Efficient LSTM Accelerators for Embedded FPGAs through Parameterised Architecture Design
von: Qian, Chao, et al.
Veröffentlicht: (2026)

HAAN: A Holistic Approach for Accelerating Normalization Operations in Large Language Models
von: Peng, Tianfan, et al.
Veröffentlicht: (2025)

Iterative LLM-Based Assertion Generation Using Syntax-Semantic Representations for Functional Coverage-Guided Verification
von: Wang, Yonghao, et al.
Veröffentlicht: (2026)

U-SWIM: Universal Selective Write-Verify for Computing-in-Memory Neural Accelerators
von: Yan, Zheyu, et al.
Veröffentlicht: (2023)

JugglePAC: A Pipelined Accumulation Circuit
von: Houraniah, Ahmad, et al.
Veröffentlicht: (2023)

CoverAssert: Iterative LLM Assertion Generation Driven by Functional Coverage via Syntax-Semantic Representations
von: Wang, Yonghao, et al.
Veröffentlicht: (2026)

ROVER: RTL Optimization via Verified E-Graph Rewriting
von: Coward, Samuel, et al.
Veröffentlicht: (2024)

Switchable Single/Dual Edge Registers for Pipeline Architecture
von: Singh, Suyash Vardhan, et al.
Veröffentlicht: (2024)

Ouroboros: Wafer-Scale SRAM CIM with Token-Grained Pipelining for Large Language Model Inference
von: Liu, Yiqi, et al.
Veröffentlicht: (2026)

Understanding Inference-Time Token Allocation and Coverage Limits in Agentic Hardware Verification
von: Patel, Vihaan, et al.
Veröffentlicht: (2026)

Hummingbird: A Smaller and Faster Large Language Model Accelerator on Embedded FPGA
von: Li, Jindong, et al.
Veröffentlicht: (2025)

Sim-FA: A GPGPU Simulator Framework for Fine-Grained FlashAttention Pipeline Analysis
von: Zhou, Zhongchun, et al.
Veröffentlicht: (2026)

GOMA: Geometrically Optimal Mapping via Analytical Modeling for Spatial Accelerators
von: Yang, Wulve, et al.
Veröffentlicht: (2026)

FireFly-P: FPGA-Accelerated Spiking Neural Network Plasticity for Robust Adaptive Control
von: Li, Tenglong, et al.
Veröffentlicht: (2026)

RidgeWalker: Perfectly Pipelined Graph Random Walks on FPGAs
von: Tan, Hongshi, et al.
Veröffentlicht: (2026)

Memory-efficient Sketch Acceleration for Handling Large Network Flows on FPGAs
von: Han, Zhaoyang, et al.
Veröffentlicht: (2025)

Python-based DSL for generating Verilog model of Synchronous Digital Circuits
von: Datar, Mandar, et al.
Veröffentlicht: (2024)

Spec2Cov: An Agentic Framework for Code Coverage Closure of Digital Hardware Designs
von: Lowe, Sean, et al.
Veröffentlicht: (2026)

FireFly-S: Exploiting Dual-Side Sparsity for Spiking Neural Networks Acceleration with Reconfigurable Spatial Architecture
von: Li, Tenglong, et al.
Veröffentlicht: (2024)

FireFly-T: High-Throughput Sparsity Exploitation for Spiking Transformer Acceleration with Dual-Engine Overlay Architecture
von: Li, Tenglong, et al.
Veröffentlicht: (2025)

PIMSYN: Synthesizing Processing-in-memory CNN Accelerators
von: Li, Wanqian, et al.
Veröffentlicht: (2024)

Capstone: Power-Capped Pipelining for Coarse-Grained Reconfigurable Array Compilers
von: Yarzada, Sabrina, et al.
Veröffentlicht: (2026)