Image de couverture de livre

Parametric Decimal Division using Hardware Description Language

Fuente: Redalyc

Enregistré dans:

Détails bibliographiques
Auteur principal:	Jorge Hernán López Botero
Format:	Artículo científico
Langue:	en
Publié:	Escuela de Ingeniería de Antioquia 2020
Sujets:	Ingeniería VHDL FPGA DIVISION OPERATION
Accès en ligne:	Acceder al recurso 1 Acceder al recurso 2 Acceder al recurso 3 Acceder al recurso 4 Acceder al recurso 5
Tags:	Ajouter un tag Pas de tags, Soyez le premier à ajouter un tag!

Documents similaires

Predicción del deterioro de los componentes metálicos de una Estación Reductora de Presión implementando el método de la cadena de Márkov
par: Jorge Hernán López
Publié: (2020)

Capture of events midi in parallel with FPGAs
par: Adriano de Luca Pennachia
Publié: (2004)

MODULACIÓN PWM EN FPGA BASADO EN MÁQUINAS DE ESTADO FINITO
par: DORA MARÍA BALLESTEROS
Publié: (2008)

DISEÑO E IMPLEMENTACIÓN DE UN MICROPROCESADOR DE PROPÓSITO ESPECÍFICO
par: JUAN DAVID HINCAPIE ZEA
Publié: (2011)

Seguridad en redes. Diseño e implementación de un cifrador de datos por medio de des triple
par: Diego Fernando Rojas Rincòn
Publié: (2007)

Controlador difuso parametrizable basado en un núcleo de procesamiento reconfigurable descrito en VHDL
par: Agenor Polo Zabaleta
Publié: (2007)

Hardware Approach of R-Peak Detection for the Measurement of Fetal and Maternal Heart Rates
par: M. A. Hasan
Publié: (2012)

Simple Hardware Implementation of Motion Estimation Algorithms
par: Juan Romero
Publié: (2019)

Efficient RS (255, k) encoder over reconfigurable systems
par: Cecilia Esperanza Sandoval Ruiz
Publié: (2014)

Clasificación de granos de café usando FPGA
par: Jorge Hernández
Publié: (2005)

UNA IMPLEMENTACIÓN HARDWARE OPTIMIZADA PARA EL OPERADOR EXPONENCIACIÓN MODULAR
par: FREDDY BOLAÑOS
Publié: (2008)

FPGA-based implementation of an S-Box cryptographic co-processor for high-performance applications
par: Moulai Khatir, Ahmed Nassim, et autres
Publié: (2025)

Modelo lógico-matemático del Codificador 2D-RS para descripción de hardware en VHDL
par: Cecilia E. Sandoval-Ruiz
Publié: (2017)

Desarrollo de un dispositivo digital para la medición de variables ambientales utilizando un arreglo de compuertas programable en campo
par: Juan Carlos Olarte Cortés
Publié: (2007)

Diseño de un Coprocesador Matemático de Precisión Simple usando el Spartan 3E
par: J. Antonio Álvarez
Publié: (2008)

Modelo en VHDL de redes neuronales configurables aplicadas a decodificacion en radio cognitivo
par: Cecilia E. Sandoval-Ruiz
Publié: (2017)

IMPLEMENTACIÓN EN HARDWARE DE UN SUMADOR DE PUNTO FLOTANTE BASADO EN EL ESTÁNDAR IEEE 754-2008
par: Juan José Raygoza P.
Publié: (2009)

Implementación de Filtros Digitales Tipo FIR en FPGA
par: Jesús Antonio Álvarez Cedillo
Publié: (2008)

Métodos numéricos en diferencias finitas para la estimación de recursos de Hardware FPGA en arquitecturas LFSR(n,k) fractales
par: Cecilia E. Sandoval-Ruiz
Publié: (2019)

A FPGA implementation of a LMS adaptative algorithm for smart antenna arrays
par: Javier Alexander Castellanos Hernández
Publié: (2014)

Estimación de la característica de Inductancia de fase del Motor de Reluctancia Conmutada MFR 132.1
par: Javier Quintana Santos
Publié: (2011)

Codificador de fuente programado en VHDL para dispositivos de hardware reconfigurable
par: Cecilia Sandoval
Publié: (2006)

Los Tribunales Superiores de Justicia durante el Segundo Imperio
par: GEORGINA LÓPEZ GONZÁLEZ
Publié: (2011)

Herramienta de software para el desarrollo de descripciones de hardware utilizando VHDL a partir de modelos gráficos
par: José Roberto Vargas Rivero
Publié: (2010)

Tutorial for the Design of FIR Digital Filters over FPGA
par: César Augusto Hernández Suarez
Publié: (2009)

La organización de la justicia ordinaria en Aguascalientes durante el Segundo Imperio
par: GEORGINA LÓPEZ GONZÁLEZ
Publié: (2010)

Modular Programming of functions for turbo product codes on FPGA
par: Cecilia Esperanza Sandoval Ruiz
Publié: (2008)

FPGAs Implementation of fast algorithms oriented to mp3 audio decompression
par: Antonio Benavides
Publié: (2012)

Flow control design for a flexible and adaptive router in parallel systems
par: A. Jiménez
Publié: (2004)

Análisis de Circuitos Fractales y Modelado a través de Sistema de Funciones Iteradas para VHDL Caso de estudio: Codificador Reed Solomon
par: Cecilia E. Sandoval-Ruiz
Publié: (2017)

EDUCACIÓN SECUNDARIA SEGREGADA POR SEXO: LO QUE SE ESCONDE DETRÁS DE LA «TRADICIÓN»
par: PABLO SALVADOR GÓMEZ FUENTEALBA
Publié: (2015)

Metodología para diseñar un Contador de Centenas utilizando Alliance CAD
par: Snaider Carrillo L.
Publié: (2009)

Algunas consideraciones teórico-jurídicas para el diseño organizacional en la Administración Central costarricense
par: Rolando Bolaños Garita
Publié: (2010)

A Hardware Accelerator for The Inference of a Convolutional Neural Network
par: Edwin González
Publié: (2020)

CONFIGURATION OF OPERATION MODES FOR A SCINTILLATING FIBER SUB-DETECTOR IN THE LHCb EXPERIMENT
par: Tomás Sierra-Polanco
Publié: (2018)

Mechatronic Design, Dynamic Modeling and Results of a Satellite Flight Simulator for Experimental Validation of Satellite Attitude Determination and Control Schemes in 3-Axis
par: M. A. Mendoza-Bárcenas
Publié: (2014)

A methodological approach for asynchronous implementation of the Rijndael Algorithm
par: Rubén D. Nieto
Publié: (2013)

Implementación de un circuito custom DSP en FPGAs para cálculo del determinante 3x3, y matriz inversa de matrices ortogonales 3x3
par: Francisco Plascencia Jáuregui
Publié: (2015)

Sistema de digitalización de señal basado en FPGA y configurado utilizando MatLab
par: Ismel Domínguez-Rodríguez
Publié: (2010)

MICROPROCESADOR DIDÁCTICO DE ARQUITECTURA RISC IMPLEMENTADO EN UN FPGA
par: Víctor H. García Ortega
Publié: (2009)