An area efficient high speed, fully on-chip low dropout -LDO- voltage regulator
Fuente:
Redalyc
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Artículo científico |
| Sprache: | en |
| Veröffentlicht: |
Universidad del Valle
2015
|
| Schlagworte: | |
| Online-Zugang: | |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| _version_ | 1876426160127082496 |
|---|---|
| author | Andrés F. Amaya |
| author_facet | Andrés F. Amaya |
| contents | An area efficient high speed, fully on-chip low dropout -LDO- voltage regulator Andrés F. Amaya Héctor I. Gómez Guillermo Espinosa Ingeniería regulador lineal polarización dinámica respuesta transitoria sincapacitor de salida Polarización adaptativa Este artículo presenta el diseño de un regulador de voltaje de baja caída de tensión, el cual presenta un bajoconsumo de potencia y área, así como una respuesta transitoria optimizada. La reducción en área se logra mediantela polarización del transistor de potencia en la región de triodo. Así mismo, se hace uso de una red de polarizacióndinámica con el propósito de reducir a 300ns el tiempo de establecimiento para cualquier cambio en la corriente decarga (desde 100μA hasta 100mA). El regulador es diseñado en la tecnología Silterra CMOS estándar de 0.18μm, yproporciona un voltaje regulado de 1.8V. Todo el circuito es polarizado únicamente con 2.3μA para cargas inferioresa 1mA, y puede recuperarse en 0.3μs para cualquier cambio en la carga y voltaje de entrada. Además, el reguladorno necesita de ningún capacitor externo para garantizar su estabilidad. 2015 artículo científico 0123-3033 https://www.redalyc.org/articulo.oa?id=291339265013 en http://www.redalyc.org/revista.oa?id=2913 Ingeniería y Competitividad application/pdf Universidad del Valle Ingeniería y Competitividad (Colombia) Num.1 Vol.17 |
| format | Artículo científico |
| id | redalyc_291339265013 |
| institution | Redalyc |
| language | en |
| publishDate | 2015 |
| publisher | Universidad del Valle |
| spellingShingle | An area efficient high speed, fully on-chip low dropout -LDO- voltage regulator Andrés F. Amaya Ingeniería regulador lineal polarización dinámica respuesta transitoria sincapacitor de salida Polarización adaptativa An area efficient high speed, fully on-chip low dropout -LDO- voltage regulator Andrés F. Amaya Héctor I. Gómez Guillermo Espinosa Ingeniería regulador lineal polarización dinámica respuesta transitoria sincapacitor de salida Polarización adaptativa Este artículo presenta el diseño de un regulador de voltaje de baja caída de tensión, el cual presenta un bajoconsumo de potencia y área, así como una respuesta transitoria optimizada. La reducción en área se logra mediantela polarización del transistor de potencia en la región de triodo. Así mismo, se hace uso de una red de polarizacióndinámica con el propósito de reducir a 300ns el tiempo de establecimiento para cualquier cambio en la corriente decarga (desde 100μA hasta 100mA). El regulador es diseñado en la tecnología Silterra CMOS estándar de 0.18μm, yproporciona un voltaje regulado de 1.8V. Todo el circuito es polarizado únicamente con 2.3μA para cargas inferioresa 1mA, y puede recuperarse en 0.3μs para cualquier cambio en la carga y voltaje de entrada. Además, el reguladorno necesita de ningún capacitor externo para garantizar su estabilidad. 2015 artículo científico 0123-3033 https://www.redalyc.org/articulo.oa?id=291339265013 en http://www.redalyc.org/revista.oa?id=2913 Ingeniería y Competitividad application/pdf Universidad del Valle Ingeniería y Competitividad (Colombia) Num.1 Vol.17 |
| title | An area efficient high speed, fully on-chip low dropout -LDO- voltage regulator |
| topic | Ingeniería regulador lineal polarización dinámica respuesta transitoria sincapacitor de salida Polarización adaptativa |
| url | https://www.redalyc.org/articulo.oa?id=291339265013 |