Image de couverture de livre

Estimación de la característica de Inductancia de fase del Motor de Reluctancia Conmutada MFR 132.1

Fuente: Redalyc

Enregistré dans:

Détails bibliographiques
Auteur principal:	Javier Quintana Santos
Format:	Artículo científico
Langue:	es
Publié:	Universidad Tecnológica de La Habana "José Antonio Echeverría" (CUJAE) 2011
Sujets:	Ingeniería FPGA Estimación lenguaje de programación VHDL motor de reluctancia conmutada características de Inductancia de Fase
Accès en ligne:	Acceder al recurso
Tags:	Ajouter un tag Pas de tags, Soyez le premier à ajouter un tag!

Documents similaires

Estimación del estado del motor de reluctancia conmutada MFR132.5 mediante Filtro Desaromatizado de Kalman
par: Ariel O. Cepero Díaz
Publié: (2014)

Análisis por medio de la simulación de un accionamiento con motor de reluctancia conmutada
par: Javier Muñoz
Publié: (2008)

Análisis multifísico de un motor de reluctancia conmutada de rotor exterior usando elementos finitos
par: Harold David Puin Ávila
Publié: (2015)

Modelo matemático en Simulink de un Motor de Reluctancia Conmutada con configuración 4/2
par: Luis Manuel Álvarez Tapia
Publié: (2015)

Capture of events midi in parallel with FPGAs
par: Adriano de Luca Pennachia
Publié: (2004)

Clasificación de granos de café usando FPGA
par: Jorge Hernández
Publié: (2005)

Predicción del deterioro de los componentes metálicos de una Estación Reductora de Presión implementando el método de la cadena de Márkov
par: Jorge Hernán López
Publié: (2020)

FPGA-based implementation of an S-Box cryptographic co-processor for high-performance applications
par: Moulai Khatir, Ahmed Nassim, et autres
Publié: (2025)

MODULACIÓN PWM EN FPGA BASADO EN MÁQUINAS DE ESTADO FINITO
par: DORA MARÍA BALLESTEROS
Publié: (2008)

Parametric Decimal Division using Hardware Description Language
par: Jorge Hernán López Botero
Publié: (2020)

Modelo en VHDL de redes neuronales configurables aplicadas a decodificacion en radio cognitivo
par: Cecilia E. Sandoval-Ruiz
Publié: (2017)

Seguridad en redes. Diseño e implementación de un cifrador de datos por medio de des triple
par: Diego Fernando Rojas Rincòn
Publié: (2007)

Diseño de un Coprocesador Matemático de Precisión Simple usando el Spartan 3E
par: J. Antonio Álvarez
Publié: (2008)

Controlador difuso parametrizable basado en un núcleo de procesamiento reconfigurable descrito en VHDL
par: Agenor Polo Zabaleta
Publié: (2007)

DISEÑO E IMPLEMENTACIÓN DE UN MICROPROCESADOR DE PROPÓSITO ESPECÍFICO
par: JUAN DAVID HINCAPIE ZEA
Publié: (2011)

Simple Hardware Implementation of Motion Estimation Algorithms
par: Juan Romero
Publié: (2019)

Implementación de Filtros Digitales Tipo FIR en FPGA
par: Jesús Antonio Álvarez Cedillo
Publié: (2008)

Motores sincrónicos de reluctancia controlados con variadores de frecuencia: una aplicación para ahorrar energía
par: Percy Rafael Viego Felipe
Publié: (2015)

Efficient RS (255, k) encoder over reconfigurable systems
par: Cecilia Esperanza Sandoval Ruiz
Publié: (2014)

UNA IMPLEMENTACIÓN HARDWARE OPTIMIZADA PARA EL OPERADOR EXPONENCIACIÓN MODULAR
par: FREDDY BOLAÑOS
Publié: (2008)

Desarrollo de un dispositivo digital para la medición de variables ambientales utilizando un arreglo de compuertas programable en campo
par: Juan Carlos Olarte Cortés
Publié: (2007)

Modelo lógico-matemático del Codificador 2D-RS para descripción de hardware en VHDL
par: Cecilia E. Sandoval-Ruiz
Publié: (2017)

Hardware Approach of R-Peak Detection for the Measurement of Fetal and Maternal Heart Rates
par: M. A. Hasan
Publié: (2012)

Comparación de métodos de cálculo de la reactancia de dispersión en transformadores de devanados helicoidales concéntricos
par: Cristian Ivan Torres Suquilanda
Publié: (2019)

Motores sincrónicos de reluctancia asistidos por iman permanente: Un nuevo avance en el desarrollo de los motores eléctricos
par: Percy Rafael Viego-Felipe
Publié: (2018)

IMPLEMENTACIÓN EN HARDWARE DE UN SUMADOR DE PUNTO FLOTANTE BASADO EN EL ESTÁNDAR IEEE 754-2008
par: Juan José Raygoza P.
Publié: (2009)

Métodos numéricos en diferencias finitas para la estimación de recursos de Hardware FPGA en arquitecturas LFSR(n,k) fractales
par: Cecilia E. Sandoval-Ruiz
Publié: (2019)

Diseño, construcción e implementación de un equipo autónomo de uso didáctico para el estudio de la respuesta de circuitos RLC a diversos tipos de señal de entrada
par: Diana Milena Peña E
Publié: (2007)

A FPGA implementation of a LMS adaptative algorithm for smart antenna arrays
par: Javier Alexander Castellanos Hernández
Publié: (2014)

Utilización de problemas en clases de programación para la motivación de los alumnos
par: Eduardo Hernández Martín
Publié: (2012)

Guía port til Cisco : CCNA Exploration; LAN inal mbrica y conmutada versión 4.0 / editor, Paul Boger

Estimación de parámetros en transformadores monofásicos empleando medidas de tensión y corriente
par: Sara Yulieth Bocanegra
Publié: (2020)

Diseño de filtros fir-wavelet sobre FPGAs para eliminación de ruido de fondo en señales bioeléctricas
par: Dora María Ballesteros
Publié: (2004)

Neuroscheme: un lenguaje para el modelamiento de redes neuronales artificiales
par: JUAN DAVID VELÁSQUEZ HENAO
Publié: (2005)

Traducción automatizada de programas entre lenguajes de operaciones
par: Diego Ordóñez Camacho
Publié: (2012)

Evaluación cualitativa de la utilización del lenguaje de programación visual kodu en niños de educación básica
par: Sir Alexci Suarez Castillón
Publié: (2015)

Java 8 / Rogers Cadenhead ; traductor, Lola Garín Fominaya
par: Cadenhead, Rogers
Publié: (2014)

Java EE Web Application Primer : Building Bullhorn : A Messaging App with JSP, Servlets, JavaScript, Bootstrap and Oracle / Dave Wolf, A.J. Henley
par: Wolf, Dave
Publié: (2017)

Revisión de la literatura en interoperabilidad entre sistemas heterogéneos de software
par: Carlos Mario Zapata
Publié: (2009)

Codificador de fuente programado en VHDL para dispositivos de hardware reconfigurable
par: Cecilia Sandoval
Publié: (2006)