Procesador de números complejos enteros de alta velocidad implementada en un FPGA

Fuente: Redalyc

Saved in:

Bibliographic Details
Main Author:	Julio César Sosa-Savedra
Format:	Artículo científico
Language:	es
Published:	Universidad Nacional Autónoma de México 2018
Subjects:	Ingeniería DSP FPGA aritmética arquitectura alta velocidad
Online Access:	Acceder al recurso 1 Acceder al recurso 2 Acceder al recurso 3 Acceder al recurso 4 Acceder al recurso 5
Tags:	Add Tag No Tags, Be the first to tag this record!

Internet