Capture of events midi in parallel with FPGAs
Fuente:
Redalyc
Guardado en:
| Autor principal: | Adriano de Luca Pennachia |
|---|---|
| Formato: | Artículo científico |
| Lenguaje: | en |
| Publicado: |
Universidad Nacional Autónoma de México
2004
|
| Materias: | |
| Acceso en línea: | |
| Etiquetas: |
Agregar Etiqueta
Sin Etiquetas, Sea el primero en etiquetar este registro!
|
Ejemplares similares
Parametric Decimal Division using Hardware Description Language
por: Jorge Hernán López Botero
Publicado: (2020)
por: Jorge Hernán López Botero
Publicado: (2020)
MODULACIÓN PWM EN FPGA BASADO EN MÁQUINAS DE ESTADO FINITO
por: DORA MARÍA BALLESTEROS
Publicado: (2008)
por: DORA MARÍA BALLESTEROS
Publicado: (2008)
Predicción del deterioro de los componentes metálicos de una Estación Reductora de Presión implementando el método de la cadena de Márkov
por: Jorge Hernán López
Publicado: (2020)
por: Jorge Hernán López
Publicado: (2020)
Controlador difuso parametrizable basado en un núcleo de procesamiento reconfigurable descrito en VHDL
por: Agenor Polo Zabaleta
Publicado: (2007)
por: Agenor Polo Zabaleta
Publicado: (2007)
DISEÑO E IMPLEMENTACIÓN DE UN MICROPROCESADOR DE PROPÓSITO ESPECÍFICO
por: JUAN DAVID HINCAPIE ZEA
Publicado: (2011)
por: JUAN DAVID HINCAPIE ZEA
Publicado: (2011)
Seguridad en redes. Diseño e implementación de un cifrador de datos por medio de des triple
por: Diego Fernando Rojas Rincòn
Publicado: (2007)
por: Diego Fernando Rojas Rincòn
Publicado: (2007)
Efficient RS (255, k) encoder over reconfigurable systems
por: Cecilia Esperanza Sandoval Ruiz
Publicado: (2014)
por: Cecilia Esperanza Sandoval Ruiz
Publicado: (2014)
UNA IMPLEMENTACIÓN HARDWARE OPTIMIZADA PARA EL OPERADOR EXPONENCIACIÓN MODULAR
por: FREDDY BOLAÑOS
Publicado: (2008)
por: FREDDY BOLAÑOS
Publicado: (2008)
Hardware Approach of R-Peak Detection for the Measurement of Fetal and Maternal Heart Rates
por: M. A. Hasan
Publicado: (2012)
por: M. A. Hasan
Publicado: (2012)
Clasificación de granos de café usando FPGA
por: Jorge Hernández
Publicado: (2005)
por: Jorge Hernández
Publicado: (2005)
Desarrollo de un dispositivo digital para la medición de variables ambientales utilizando un arreglo de compuertas programable en campo
por: Juan Carlos Olarte Cortés
Publicado: (2007)
por: Juan Carlos Olarte Cortés
Publicado: (2007)
Modelo lógico-matemático del Codificador 2D-RS para descripción de hardware en VHDL
por: Cecilia E. Sandoval-Ruiz
Publicado: (2017)
por: Cecilia E. Sandoval-Ruiz
Publicado: (2017)
FPGA-based implementation of an S-Box cryptographic co-processor for high-performance applications
por: Moulai Khatir, Ahmed Nassim, et al.
Publicado: (2025)
por: Moulai Khatir, Ahmed Nassim, et al.
Publicado: (2025)
Simple Hardware Implementation of Motion Estimation Algorithms
por: Juan Romero
Publicado: (2019)
por: Juan Romero
Publicado: (2019)
Modelo en VHDL de redes neuronales configurables aplicadas a decodificacion en radio cognitivo
por: Cecilia E. Sandoval-Ruiz
Publicado: (2017)
por: Cecilia E. Sandoval-Ruiz
Publicado: (2017)
Diseño de un Coprocesador Matemático de Precisión Simple usando el Spartan 3E
por: J. Antonio Álvarez
Publicado: (2008)
por: J. Antonio Álvarez
Publicado: (2008)
IMPLEMENTACIÓN EN HARDWARE DE UN SUMADOR DE PUNTO FLOTANTE BASADO EN EL ESTÁNDAR IEEE 754-2008
por: Juan José Raygoza P.
Publicado: (2009)
por: Juan José Raygoza P.
Publicado: (2009)
Implementación de Filtros Digitales Tipo FIR en FPGA
por: Jesús Antonio Álvarez Cedillo
Publicado: (2008)
por: Jesús Antonio Álvarez Cedillo
Publicado: (2008)
Métodos numéricos en diferencias finitas para la estimación de recursos de Hardware FPGA en arquitecturas LFSR(n,k) fractales
por: Cecilia E. Sandoval-Ruiz
Publicado: (2019)
por: Cecilia E. Sandoval-Ruiz
Publicado: (2019)
Digital Interaction and Machine Intelligence
Publicado: (2023)
Publicado: (2023)
A FPGA implementation of a LMS adaptative algorithm for smart antenna arrays
por: Javier Alexander Castellanos Hernández
Publicado: (2014)
por: Javier Alexander Castellanos Hernández
Publicado: (2014)
Estimación de la característica de Inductancia de fase del Motor de Reluctancia Conmutada MFR 132.1
por: Javier Quintana Santos
Publicado: (2011)
por: Javier Quintana Santos
Publicado: (2011)
Cambios en las comunidades bacterianas de suelo luego de una contaminación con hexadecano
por: Graciela N. Pucci
Publicado: (2012)
por: Graciela N. Pucci
Publicado: (2012)
Codificador de fuente programado en VHDL para dispositivos de hardware reconfigurable
por: Cecilia Sandoval
Publicado: (2006)
por: Cecilia Sandoval
Publicado: (2006)
FPGAs Implementation of fast algorithms oriented to mp3 audio decompression
por: Antonio Benavides
Publicado: (2012)
por: Antonio Benavides
Publicado: (2012)
Flow control design for a flexible and adaptive router in parallel systems
por: A. Jiménez
Publicado: (2004)
por: A. Jiménez
Publicado: (2004)
Herramienta de software para el desarrollo de descripciones de hardware utilizando VHDL a partir de modelos gráficos
por: José Roberto Vargas Rivero
Publicado: (2010)
por: José Roberto Vargas Rivero
Publicado: (2010)
Tutorial for the Design of FIR Digital Filters over FPGA
por: César Augusto Hernández Suarez
Publicado: (2009)
por: César Augusto Hernández Suarez
Publicado: (2009)
Modular Programming of functions for turbo product codes on FPGA
por: Cecilia Esperanza Sandoval Ruiz
Publicado: (2008)
por: Cecilia Esperanza Sandoval Ruiz
Publicado: (2008)
Análisis de Circuitos Fractales y Modelado a través de Sistema de Funciones Iteradas para VHDL Caso de estudio: Codificador Reed Solomon
por: Cecilia E. Sandoval-Ruiz
Publicado: (2017)
por: Cecilia E. Sandoval-Ruiz
Publicado: (2017)
Model-based implementation of self-configurable intellectual property modules for image histogram calculation in FPGAs
por: L.M. Garcés-Socarrás
Publicado: (2017)
por: L.M. Garcés-Socarrás
Publicado: (2017)
Reproducibility bundle for "Profinite hierarchical patterns and prime-indexed multiscale invariants in symbolic music" and companion short note on BWV 1007
por: Pérez-Buendía, J. Rogelio
Publicado: (2026)
por: Pérez-Buendía, J. Rogelio
Publicado: (2026)
PIANOESCALAFORTE: UNA HERRAMIENTA DIGITAL PARA EL APRENDIZAJE DE ESCALAS EN EL PIANO
por: Michel André Cara Jara
Publicado: (2020)
por: Michel André Cara Jara
Publicado: (2020)
ATAQUES DE SEGURIDAD EN LAS FPGAs Y COMO PREVENIRLOS.
por: ANA MARÍA LÓPEZ E.
Publicado: (2011)
por: ANA MARÍA LÓPEZ E.
Publicado: (2011)
Implementación de un circuito custom DSP en FPGAs para cálculo del determinante 3x3, y matriz inversa de matrices ortogonales 3x3
por: Francisco Plascencia Jáuregui
Publicado: (2015)
por: Francisco Plascencia Jáuregui
Publicado: (2015)
Metodología para diseñar un Contador de Centenas utilizando Alliance CAD
por: Snaider Carrillo L.
Publicado: (2009)
por: Snaider Carrillo L.
Publicado: (2009)
Diseño de filtros fir-wavelet sobre FPGAs para eliminación de ruido de fondo en señales bioeléctricas
por: Dora María Ballesteros
Publicado: (2004)
por: Dora María Ballesteros
Publicado: (2004)
CONFIGURATION OF OPERATION MODES FOR A SCINTILLATING FIBER SUB-DETECTOR IN THE LHCb EXPERIMENT
por: Tomás Sierra-Polanco
Publicado: (2018)
por: Tomás Sierra-Polanco
Publicado: (2018)
Mechatronic Design, Dynamic Modeling and Results of a Satellite Flight Simulator for Experimental Validation of Satellite Attitude Determination and Control Schemes in 3-Axis
por: M. A. Mendoza-Bárcenas
Publicado: (2014)
por: M. A. Mendoza-Bárcenas
Publicado: (2014)
A FPGA IMPLEMENTATION OF SOLDER PASTE DEPOSIT ON PRINTED CIRCUIT BOARDS ERROR DETECTOR BASED IN A BRIGHT AND CONTRAST ALGORITHM
por: A. De Luca-Pennacchia
Publicado: (2007)
por: A. De Luca-Pennacchia
Publicado: (2007)
Ejemplares similares
-
Parametric Decimal Division using Hardware Description Language
por: Jorge Hernán López Botero
Publicado: (2020) -
MODULACIÓN PWM EN FPGA BASADO EN MÁQUINAS DE ESTADO FINITO
por: DORA MARÍA BALLESTEROS
Publicado: (2008) -
Predicción del deterioro de los componentes metálicos de una Estación Reductora de Presión implementando el método de la cadena de Márkov
por: Jorge Hernán López
Publicado: (2020) -
Controlador difuso parametrizable basado en un núcleo de procesamiento reconfigurable descrito en VHDL
por: Agenor Polo Zabaleta
Publicado: (2007) -
DISEÑO E IMPLEMENTACIÓN DE UN MICROPROCESADOR DE PROPÓSITO ESPECÍFICO
por: JUAN DAVID HINCAPIE ZEA
Publicado: (2011)