Guardado en:
| Autor principal: | |
|---|---|
| Formato: | Artículo científico |
| Lenguaje: | pt |
| Publicado: |
Instituto Federal de Educação, Ciência e Tecnologia do Rio Grande do Norte
2012
|
| Materias: | |
| Acceso en línea: | https://www.redalyc.org/articulo.oa?id=481549264013 |
| Etiquetas: |
Agregar Etiqueta
Sin Etiquetas, Sea el primero en etiquetar este registro!
|
Tabla de Contenidos:
- ESPECIFICANDO FORMALMENTE TOPOLOGIAS PARA REDES EM CHIP E. V. Santos K. D. N. Ramos Ingeniería Notação em Z Redes em chip Especificação formal Qualidade de serviço Este artigo trata da utilização de métodos formais na especificação de topologias para redes em chip. As redes em chip apresentam similaridades com as redes tradicionais, entretanto por estarem inseridas em sistemas embarcados apresentam características mais restritivas do ponto de vista de espaço, consumo de energia e latência. A Topologia descreve o fluxo de dados através da rede e a estrutura física de como os dispositivos estão, bem como, pode determinar o grau de escalabilidade e o desempenho de um sistema como o todo. Este artigo apresenta especificações de topologias de redes em chip, relevantes para os projetos de sistemas embarcados, as quais poderão ser utilizadas no processo de síntese de alto nível. 2012 artículo científico 1518-1634 https://www.redalyc.org/articulo.oa?id=481549264013 pt http://www.redalyc.org/revista.oa?id=4815 HOLOS application/pdf Instituto Federal de Educação, Ciência e Tecnologia do Rio Grande do Norte HOLOS (Brasil) Vol.1