Guardado en:
| Autor principal: | |
|---|---|
| Formato: | Artículo científico |
| Lenguaje: | es |
| Publicado: |
Corporación Universitaria de la Costa
2013
|
| Materias: | |
| Acceso en línea: | https://www.redalyc.org/articulo.oa?id=497779320013 |
| Etiquetas: |
Agregar Etiqueta
Sin Etiquetas, Sea el primero en etiquetar este registro!
|
| _version_ | 1866578867522633728 |
|---|---|
| author | Fabián Velásquez Clavijo |
| author_facet | Fabián Velásquez Clavijo |
| contents | Implementación de aritmética de torres de campos finitos binarios de extensión 2 en FPGA Fabián Velásquez Clavijo Javier Fernando Castaño Forero Ingeniería FPGA Torres de campos campos de Galois aritmética computacional aritmética de campos finitos En el presente trabajo se muestran los aspectos básicos de la aritmética de campos finitos binarios GF(2m), extendidos usando el concepto de torres de campos GF(22m), en este caso con extensión 2 o cuadrática. El uso de torres de campos agiliza el cómputo de operaciones en los campos finitos, lo cual es aplicado en el cálculo de emparejamientos bilineales, parte fundamental de la criptografía basada en identidad; se presentan los conceptos básicos de aritmética en GF(2m) y la construcción de las operaciones suma y multiplicación en campos binarios extendidos. De igual manera, se presentan los resultados de la implementación en un dispositivo FPGA XV5LX110T de Xilinx Inc., desarrollada usando lenguaje VHDL y la herramienta ISE Design Suite System Edition 14.4. 2013 artículo científico 0122-6517 https://www.redalyc.org/articulo.oa?id=497779320013 es http://www.redalyc.org/revista.oa?id=4977 INGE CUC application/pdf Corporación Universitaria de la Costa INGE CUC (Colombia) Num.1 Vol.9 |
| format | Artículo científico |
| id | redalyc_497779320013 |
| language | es |
| publishDate | 2013 |
| publisher | Corporación Universitaria de la Costa |
| spellingShingle | Implementación de aritmética de torres de campos finitos binarios de extensión 2 en FPGA Fabián Velásquez Clavijo Ingeniería FPGA Torres de campos campos de Galois aritmética computacional aritmética de campos finitos Implementación de aritmética de torres de campos finitos binarios de extensión 2 en FPGA Fabián Velásquez Clavijo Javier Fernando Castaño Forero Ingeniería FPGA Torres de campos campos de Galois aritmética computacional aritmética de campos finitos En el presente trabajo se muestran los aspectos básicos de la aritmética de campos finitos binarios GF(2m), extendidos usando el concepto de torres de campos GF(22m), en este caso con extensión 2 o cuadrática. El uso de torres de campos agiliza el cómputo de operaciones en los campos finitos, lo cual es aplicado en el cálculo de emparejamientos bilineales, parte fundamental de la criptografía basada en identidad; se presentan los conceptos básicos de aritmética en GF(2m) y la construcción de las operaciones suma y multiplicación en campos binarios extendidos. De igual manera, se presentan los resultados de la implementación en un dispositivo FPGA XV5LX110T de Xilinx Inc., desarrollada usando lenguaje VHDL y la herramienta ISE Design Suite System Edition 14.4. 2013 artículo científico 0122-6517 https://www.redalyc.org/articulo.oa?id=497779320013 es http://www.redalyc.org/revista.oa?id=4977 INGE CUC application/pdf Corporación Universitaria de la Costa INGE CUC (Colombia) Num.1 Vol.9 |
| title | Implementación de aritmética de torres de campos finitos binarios de extensión 2 en FPGA |
| topic | Ingeniería FPGA Torres de campos campos de Galois aritmética computacional aritmética de campos finitos |
| url | https://www.redalyc.org/articulo.oa?id=497779320013 |