Herramienta de software para el desarrollo de descripciones de hardware utilizando VHDL a partir de modelos gráficos
Fuente:
Redalyc
Saved in:
| Main Author: | |
|---|---|
| Format: | Artículo científico |
| Language: | es |
| Published: |
Universidad Distrital Francisco José de Caldas
2010
|
| Subjects: | |
| Online Access: | |
| Tags: |
Add Tag
No Tags, Be the first to tag this record!
|
| _version_ | 1876459106071478272 |
|---|---|
| author | José Roberto Vargas Rivero |
| author_facet | José Roberto Vargas Rivero |
| contents | Herramienta de software para el desarrollo de descripciones de hardware utilizando VHDL a partir de modelos gráficos José Roberto Vargas Rivero Ingeniería ASM XML VHDL jerarquía componentes Con el objetivo de agilizar y facilitar el proceso de diseño de hardware se han realizado investigaciones relacionadas con la generación automática de descripciones VHDL a partir de modelos gráficos. En este documento se describe una herramienta de software que permite obtener la descripción VHDL a partir de un diagrama ASM o de un diagrama de componentes. Esta herramienta tiene la característica de que pueden reutilizarse descripciones ya creadas como nuevos componentes y la información contenida en diagramas ASM como parte de nuevos diagramas ASM. La herramienta es utilizada para generar la descripción VHDL de 15 circuitos comunes a partir de sus diagramas de componentes y ASMs, obteniéndose en un 53% de los casos descripciones equivalentes y en el resto de casos aproximadas. 2010 artículo científico 0121-750X https://www.redalyc.org/articulo.oa?id=498850170004 es http://www.redalyc.org/revista.oa?id=4988 Ingeniería application/pdf Universidad Distrital Francisco José de Caldas Ingeniería (Colombia) Num.1 Vol.15 |
| format | Artículo científico |
| id | redalyc_498850170004 |
| institution | Redalyc |
| language | es |
| publishDate | 2010 |
| publisher | Universidad Distrital Francisco José de Caldas |
| spellingShingle | Herramienta de software para el desarrollo de descripciones de hardware utilizando VHDL a partir de modelos gráficos José Roberto Vargas Rivero Ingeniería ASM XML VHDL jerarquía componentes Herramienta de software para el desarrollo de descripciones de hardware utilizando VHDL a partir de modelos gráficos José Roberto Vargas Rivero Ingeniería ASM XML VHDL jerarquía componentes Con el objetivo de agilizar y facilitar el proceso de diseño de hardware se han realizado investigaciones relacionadas con la generación automática de descripciones VHDL a partir de modelos gráficos. En este documento se describe una herramienta de software que permite obtener la descripción VHDL a partir de un diagrama ASM o de un diagrama de componentes. Esta herramienta tiene la característica de que pueden reutilizarse descripciones ya creadas como nuevos componentes y la información contenida en diagramas ASM como parte de nuevos diagramas ASM. La herramienta es utilizada para generar la descripción VHDL de 15 circuitos comunes a partir de sus diagramas de componentes y ASMs, obteniéndose en un 53% de los casos descripciones equivalentes y en el resto de casos aproximadas. 2010 artículo científico 0121-750X https://www.redalyc.org/articulo.oa?id=498850170004 es http://www.redalyc.org/revista.oa?id=4988 Ingeniería application/pdf Universidad Distrital Francisco José de Caldas Ingeniería (Colombia) Num.1 Vol.15 |
| title | Herramienta de software para el desarrollo de descripciones de hardware utilizando VHDL a partir de modelos gráficos |
| topic | Ingeniería ASM XML VHDL jerarquía componentes |
| url | https://www.redalyc.org/articulo.oa?id=498850170004 |