Análisis de Circuitos Fractales y Modelado a través de Sistema de Funciones Iteradas para VHDL Caso de estudio: Codificador Reed Solomon

Fuente: Redalyc

Enregistré dans:

Détails bibliographiques
Auteur principal:	Cecilia E. Sandoval-Ruiz
Format:	Artículo científico
Langue:	es
Publié:	Universidad de los Andes 2017
Sujets:	Ingeniería SFI LFSR VHDL códigos RS Estructura Fractal
Accès en ligne:	Acceder al recurso 1 Acceder al recurso 2 Acceder al recurso 3 Acceder al recurso 4 Acceder al recurso 5
Tags:	Ajouter un tag Pas de tags, Soyez le premier à ajouter un tag!

Internet