Análisis de Circuitos Fractales y Modelado a través de Sistema de Funciones Iteradas para VHDL Caso de estudio: Codificador Reed Solomon
Fuente:
Redalyc
Enregistré dans:
| Auteur principal: | |
|---|---|
| Format: | Artículo científico |
| Langue: | es |
| Publié: |
Universidad de los Andes
2017
|
| Sujets: | |
| Accès en ligne: | |
| Tags: |
Ajouter un tag
Pas de tags, Soyez le premier à ajouter un tag!
|
| Aucune description n'est disponible. |