Análisis de Circuitos Fractales y Modelado a través de Sistema de Funciones Iteradas para VHDL Caso de estudio: Codificador Reed Solomon

Fuente: Redalyc
Salvato in:
Dettagli Bibliografici
Autore principale: Cecilia E. Sandoval-Ruiz
Natura: Artículo científico
Lingua:es
Pubblicazione: Universidad de los Andes 2017
Soggetti:
Accesso online:
Tags: Aggiungi Tag
Nessun Tag, puoi essere il primo ad aggiungerne!!