Circuito de recuperación de reloj CMOS completamente integrable, diferencial, de alta velocidad y bajo consumo de potencia
Fuente:
Redalyc
Salvato in:
| Autore principale: | |
|---|---|
| Natura: | Artículo científico |
| Lingua: | es |
| Pubblicazione: |
Universidad Nacional de Colombia
2007
|
| Soggetti: | |
| Accesso online: | |
| Tags: |
Aggiungi Tag
Nessun Tag, puoi essere il primo ad aggiungerne!!
|
| _version_ | 1876457596071706624 |
|---|---|
| author | Daniel Pacheco Bautista |
| author_facet | Daniel Pacheco Bautista |
| contents | Circuito de recuperación de reloj CMOS completamente integrable, diferencial, de alta velocidad y bajo consumo de potencia Daniel Pacheco Bautista Francisco Rubén Castillo Soria Mónico Linares Aranda Manuel Salim Maza Ingeniería PLL VCO lógica MCML oscilador de anillo Circuito recuperador de reloj En los sistemas electrónicos de recuperación de información (discos duros, unidades de lectura y escritura deDVD y CD, etc.), así como en las comunicaciones digitales en banda base, los circuitos de recuperación dereloj (CRC) juegan un papel fundamental, extrayendo la señal de reloj implícita en los datos recibidos, dichaseñal es necesaria para sincronizar el procesamiento posterior de la información. En la actualidad esta tareaes difícil de lograr, no solo por la naturaleza aleatoria de los datos, sino por su alta velocidad de transferencia.En este artículo se presenta el diseño de un circuito de recuperación de reloj integrable en tecnologíaCMOS de alto desempeño, que opera a 1.2Gbps y consume únicamente 17.4mW de una fuente de 3.3V.Las altas prestaciones se logran al realizar un diseño completamente diferencial, utilizando arquitectura PLLconvencional, lógica en modo corriente, así como un novedoso oscilador controlado por voltaje (VCO) deanillo de solo dos etapas. El diseño fue realizado con parámetros de proceso CMOS AMS de 0.35μm. Losresultados de la simulación en Hspice comprueban el buen desempeño del circuito, logrando la adquisiciónen menos de 300ns. 2007 artículo científico 0120-5609 https://www.redalyc.org/articulo.oa?id=64327309 es http://www.redalyc.org/revista.oa?id=643 Ingeniería e Investigación application/pdf Universidad Nacional de Colombia Ingeniería e Investigación (Colombia) Num.3 Vol.27 |
| format | Artículo científico |
| id | redalyc_64327309 |
| institution | Redalyc |
| language | es |
| publishDate | 2007 |
| publisher | Universidad Nacional de Colombia |
| spellingShingle | Circuito de recuperación de reloj CMOS completamente integrable, diferencial, de alta velocidad y bajo consumo de potencia Daniel Pacheco Bautista Ingeniería PLL VCO lógica MCML oscilador de anillo Circuito recuperador de reloj Circuito de recuperación de reloj CMOS completamente integrable, diferencial, de alta velocidad y bajo consumo de potencia Daniel Pacheco Bautista Francisco Rubén Castillo Soria Mónico Linares Aranda Manuel Salim Maza Ingeniería PLL VCO lógica MCML oscilador de anillo Circuito recuperador de reloj En los sistemas electrónicos de recuperación de información (discos duros, unidades de lectura y escritura deDVD y CD, etc.), así como en las comunicaciones digitales en banda base, los circuitos de recuperación dereloj (CRC) juegan un papel fundamental, extrayendo la señal de reloj implícita en los datos recibidos, dichaseñal es necesaria para sincronizar el procesamiento posterior de la información. En la actualidad esta tareaes difícil de lograr, no solo por la naturaleza aleatoria de los datos, sino por su alta velocidad de transferencia.En este artículo se presenta el diseño de un circuito de recuperación de reloj integrable en tecnologíaCMOS de alto desempeño, que opera a 1.2Gbps y consume únicamente 17.4mW de una fuente de 3.3V.Las altas prestaciones se logran al realizar un diseño completamente diferencial, utilizando arquitectura PLLconvencional, lógica en modo corriente, así como un novedoso oscilador controlado por voltaje (VCO) deanillo de solo dos etapas. El diseño fue realizado con parámetros de proceso CMOS AMS de 0.35μm. Losresultados de la simulación en Hspice comprueban el buen desempeño del circuito, logrando la adquisiciónen menos de 300ns. 2007 artículo científico 0120-5609 https://www.redalyc.org/articulo.oa?id=64327309 es http://www.redalyc.org/revista.oa?id=643 Ingeniería e Investigación application/pdf Universidad Nacional de Colombia Ingeniería e Investigación (Colombia) Num.3 Vol.27 |
| title | Circuito de recuperación de reloj CMOS completamente integrable, diferencial, de alta velocidad y bajo consumo de potencia |
| topic | Ingeniería PLL VCO lógica MCML oscilador de anillo Circuito recuperador de reloj |
| url | https://www.redalyc.org/articulo.oa?id=64327309 |