Enregistré dans:
| Auteur principal: | |
|---|---|
| Format: | Artículo científico |
| Langue: | sh |
| Publié: |
University of Defence
2015
|
| Sujets: | |
| Accès en ligne: | https://www.redalyc.org/articulo.oa?id=661770087005 |
| Tags: |
Ajouter un tag
Pas de tags, Soyez le premier à ajouter un tag!
|
Table des matières:
- REALIZACIJA KRIPTOLOŠKIH ALGORITAMA U SISTEMIMA VELIKIH PROTOKA PODATAKA Nikola M. Jaćimović Bratislav Ž. Planić Ingeniería U radu je analizirana implementacija kriptoloških algoritama tako da se dobiju što je moguće bolje performanse sa aspekta brzine. Na taj način pruža se podrška zaštićene komunikacije između dva učesnika sa što je moguće manjim uticajem na performanse date mrežne infrastruk- ture. U radu je objašnjena razlika između hardverske i softverske reali- zacije algoritama za šifrovanje. Prikazane su osnovne karakteristike FPGA čipova i napredne mogućnosti VHDL jezika za dizajniranje koji su korišćeni za implementaciju šifarskog algoritma. Za implementaciju je odabran AES-256 algoritam šifrovanja koji ne samo da predstavlja jedan od najpoznatijih javnih algoritama danas, već se jednako dobro pokazao kako u hardverskoj tako i u softverskoj varijanti. Razvojno okruženje koje je korišćeno je Xilinx ISE Design Suite, a razvojne ploče Xilinx Spartan SP-605 i Xilinx Kintex KC-705. Svi dobijeni rezultati odgovaraju uređa- jima koji u sebi imaju Spartan®-6, odnosno Kintex®-7 čip 2015 artículo científico 0042-8469 https://www.redalyc.org/articulo.oa?id=661770087005 sh http://www.redalyc.org/revista.oa?id=6617 Vojnotehnicki glasnik/Military Technical Courier application/pdf University of Defence Vojnotehnicki glasnik/Military Technical Courier (Serbia) Num.3 Vol.63