VLSI Implementation of Reconfigurable FFT Processor Using Vedic Mathematics

Fuente: Redalyc

Enregistré dans:

Détails bibliographiques
Auteur principal:	K. Bharatha Babu
Format:	Artículo científico
Langue:	en
Publié:	International Association of Research Scholars 2015
Sujets:	Multidisciplinarias (Ciencias Sociales) FFT Vedic Mathematics Complex multiplier Bit parallel multiplier
Accès en ligne:	Acceder al recurso
Tags:	Ajouter un tag Pas de tags, Soyez le premier à ajouter un tag!

Internet