Image de couverture de livre

Modelo en VHDL de redes neuronales configurables aplicadas a decodificacion en radio cognitivo

Fuente: Redalyc

Enregistré dans:

Détails bibliographiques
Auteur principal:	Cecilia E. Sandoval-Ruiz
Format:	Artículo científico
Langue:	es
Publié:	Universidad de Carabobo 2017
Sujets:	Ingeniería VHDL FPGA cognitivo sistemas neuro procesamiento de señales
Accès en ligne:	Acceder al recurso
Tags:	Ajouter un tag Pas de tags, Soyez le premier à ajouter un tag!

Documents similaires

Modelo lógico-matemático del Codificador 2D-RS para descripción de hardware en VHDL
par: Cecilia E. Sandoval-Ruiz
Publié: (2017)

Implementación de Filtros Digitales Tipo FIR en FPGA
par: Jesús Antonio Álvarez Cedillo
Publié: (2008)

Controlador difuso parametrizable basado en un núcleo de procesamiento reconfigurable descrito en VHDL
par: Agenor Polo Zabaleta
Publié: (2007)

Comparación de filtros digitales en Matlab para implementación en un FPGA
par: Rodrigo Vázquez-Machorro
Publié: (2014)

Efficient RS (255, k) encoder over reconfigurable systems
par: Cecilia Esperanza Sandoval Ruiz
Publié: (2014)

Capture of events midi in parallel with FPGAs
par: Adriano de Luca Pennachia
Publié: (2004)

Seguridad en redes. Diseño e implementación de un cifrador de datos por medio de des triple
par: Diego Fernando Rojas Rincòn
Publié: (2007)

MODULACIÓN PWM EN FPGA BASADO EN MÁQUINAS DE ESTADO FINITO
par: DORA MARÍA BALLESTEROS
Publié: (2008)

Predicción del deterioro de los componentes metálicos de una Estación Reductora de Presión implementando el método de la cadena de Márkov
par: Jorge Hernán López
Publié: (2020)

Parametric Decimal Division using Hardware Description Language
par: Jorge Hernán López Botero
Publié: (2020)

DISEÑO E IMPLEMENTACIÓN DE UN MICROPROCESADOR DE PROPÓSITO ESPECÍFICO
par: JUAN DAVID HINCAPIE ZEA
Publié: (2011)

UNA IMPLEMENTACIÓN HARDWARE OPTIMIZADA PARA EL OPERADOR EXPONENCIACIÓN MODULAR
par: FREDDY BOLAÑOS
Publié: (2008)

Clasificación de granos de café usando FPGA
par: Jorge Hernández
Publié: (2005)

FPGA-based implementation of an S-Box cryptographic co-processor for high-performance applications
par: Moulai Khatir, Ahmed Nassim, et autres
Publié: (2025)

Desarrollo de un dispositivo digital para la medición de variables ambientales utilizando un arreglo de compuertas programable en campo
par: Juan Carlos Olarte Cortés
Publié: (2007)

Métodos numéricos en diferencias finitas para la estimación de recursos de Hardware FPGA en arquitecturas LFSR(n,k) fractales
par: Cecilia E. Sandoval-Ruiz
Publié: (2019)

Hardware Approach of R-Peak Detection for the Measurement of Fetal and Maternal Heart Rates
par: M. A. Hasan
Publié: (2012)

Diseño de un Coprocesador Matemático de Precisión Simple usando el Spartan 3E
par: J. Antonio Álvarez
Publié: (2008)

Simple Hardware Implementation of Motion Estimation Algorithms
par: Juan Romero
Publié: (2019)

Codificador de fuente programado en VHDL para dispositivos de hardware reconfigurable
par: Cecilia Sandoval
Publié: (2006)

Sistema basado en FPGA para la evaluación de redes neuronales orientadas al reconocimiento de imágenes
par: ILBER ADONAYT RUGE RUGE
Publié: (2013)

Obtención de la respuesta en frecuencia en transformadores estando en servicio
par: E. Gómez-Luna
Publié: (2017)

IMPLEMENTACIÓN EN HARDWARE DE UN SUMADOR DE PUNTO FLOTANTE BASADO EN EL ESTÁNDAR IEEE 754-2008
par: Juan José Raygoza P.
Publié: (2009)

Determinación de la relación señal a ruido de la voz utilizando la transformada de wavelet
par: Howard Rothman
Publié: (2005)

Sistema experimental para el monitoreo de instalaciones de potencia haciendo uso de la Web
par: Yoel R. Rosales
Publié: (2006)

Análisis de Circuitos Fractales y Modelado a través de Sistema de Funciones Iteradas para VHDL Caso de estudio: Codificador Reed Solomon
par: Cecilia E. Sandoval-Ruiz
Publié: (2017)

Estimación de la característica de Inductancia de fase del Motor de Reluctancia Conmutada MFR 132.1
par: Javier Quintana Santos
Publié: (2011)

A FPGA implementation of a LMS adaptative algorithm for smart antenna arrays
par: Javier Alexander Castellanos Hernández
Publié: (2014)

Representación óptima de señales MER aplicada a la identificación de estructuras cerebrales durante la estimulación cerebral profunda
par: Hernán Darío Vargas Cardon
Publié: (2015)

Resumen de Tesis: Transcripción de música polifónica para piano basada en la resolución de grupos de notas y estados finitos
par: Silvana Gómez-Meire
Publié: (2010)

Implementación de un electromiógrafo con interfaz USB
par: WILSON FABIÁN URBINA ROJAS
Publié: (2012)

Reconocimiento de emociones en el habla
par: Julián David Echeverry Correa
Publié: (2008)

Diseño e implementación de un sistema de recuperación de la temporización asíncrono totalmente digital
par: José Jaime Valenciano Rojas
Publié: (2015)

Diagnóstico y predicción del hábitat en la camaronicultura
par: José Juan Carbajal Hernández
Publié: (2013)

ARQUITECTURA DE LA DSP BLACKFIN ADSP-BF533 DE ANALOG DEVICES Y SU VIABILIDAD EN EL PROCESAMIENTO DIGITAL DE IMÁGENES
par: DANIEL ZULUAGA ARIAS
Publié: (2011)

Herramienta de software para el desarrollo de descripciones de hardware utilizando VHDL a partir de modelos gráficos
par: José Roberto Vargas Rivero
Publié: (2010)

Detección de usuarios primarios basados en muestreo sub-NYquist mediante dispositivos de radio cognitivo multiantena en entornos multibanda
par: Evelio Astaiza-Hoyos
Publié: (2017)

Diferenciación entre electrocardiogramas normales y arrítmicos usando análisis en frecuencia
par: Andrés Jaramillo Velásquez
Publié: (2004)

DISEÑO Y CONSTRUCCIÓN DE UN PROTOTIPO DE INTERFAZ CEREBRO-COMPUTADOR PARA FACILITAR LA COMUNICACIÓN DE PERSONAS CON DISCAPACIDAD MOTORA
par: Carolina Arboleda
Publié: (2009)

Herramienta de visualización y procesamiento de señales electroforéticas desarrollada usando software libre
par: Jhosmary Cuadros
Publié: (2007)