MICROPROCESADOR DIDÁCTICO DE ARQUITECTURA RISC IMPLEMENTADO EN UN FPGA
Fuente:
Redalyc
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Artículo científico |
| Sprache: | es |
| Veröffentlicht: |
Universidad de Guadalajara
2009
|
| Schlagworte: | |
| Online-Zugang: | |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| _version_ | 1876424453874778112 |
|---|---|
| author | Víctor H. García Ortega |
| author_facet | Víctor H. García Ortega |
| contents | MICROPROCESADOR DIDÁCTICO DE ARQUITECTURA RISC IMPLEMENTADO EN UN FPGA Víctor H. García Ortega Julio C. Sosa Savedra Susana Ortega S. Rubén H. Tovar Multidisciplinarias (Ciencias Sociales) MIPS VHDL Microprocesador RISC En este trabajo se presenta el diseño e implementación de un microprocesador de 16 bits de arquitectura RISC tipo MIPS. Las características principales que presenta el microprocesador son: una arquitectura Harvard con una memoria de programa de 64K x 25 bits y una memoria de datos de 64k x 16 bits, una pila de ocho niveles implementada en hardware y la Unidad Lógica-Aritmética (ALU) con esquema de acarreo anticipado por propagación y generación para el aumento de velocidad en la ejecución de las operaciones aritméticas. La unidad de control decodifica y maneja las señales de control del microprocesador para ejecutar las instrucciones en un solo ciclo de reloj. La implementación se realizó en un dispositivo lógico programable del tipo FPGA (Field Programmable Gate Array) de la familia Spartan-3A de Xilinx. El diseño de cada elemento del microprocesador se desarrolló con el lenguaje de descripción de hardware VHDL. 2009 artículo científico 1665-5745 https://www.redalyc.org/articulo.oa?id=73012215014 es http://www.redalyc.org/revista.oa?id=730 e-Gnosis application/pdf Universidad de Guadalajara e-Gnosis (México) |
| format | Artículo científico |
| id | redalyc_73012215014 |
| institution | Redalyc |
| language | es |
| publishDate | 2009 |
| publisher | Universidad de Guadalajara |
| spellingShingle | MICROPROCESADOR DIDÁCTICO DE ARQUITECTURA RISC IMPLEMENTADO EN UN FPGA Víctor H. García Ortega Multidisciplinarias (Ciencias Sociales) MIPS VHDL Microprocesador RISC MICROPROCESADOR DIDÁCTICO DE ARQUITECTURA RISC IMPLEMENTADO EN UN FPGA Víctor H. García Ortega Julio C. Sosa Savedra Susana Ortega S. Rubén H. Tovar Multidisciplinarias (Ciencias Sociales) MIPS VHDL Microprocesador RISC En este trabajo se presenta el diseño e implementación de un microprocesador de 16 bits de arquitectura RISC tipo MIPS. Las características principales que presenta el microprocesador son: una arquitectura Harvard con una memoria de programa de 64K x 25 bits y una memoria de datos de 64k x 16 bits, una pila de ocho niveles implementada en hardware y la Unidad Lógica-Aritmética (ALU) con esquema de acarreo anticipado por propagación y generación para el aumento de velocidad en la ejecución de las operaciones aritméticas. La unidad de control decodifica y maneja las señales de control del microprocesador para ejecutar las instrucciones en un solo ciclo de reloj. La implementación se realizó en un dispositivo lógico programable del tipo FPGA (Field Programmable Gate Array) de la familia Spartan-3A de Xilinx. El diseño de cada elemento del microprocesador se desarrolló con el lenguaje de descripción de hardware VHDL. 2009 artículo científico 1665-5745 https://www.redalyc.org/articulo.oa?id=73012215014 es http://www.redalyc.org/revista.oa?id=730 e-Gnosis application/pdf Universidad de Guadalajara e-Gnosis (México) |
| title | MICROPROCESADOR DIDÁCTICO DE ARQUITECTURA RISC IMPLEMENTADO EN UN FPGA |
| topic | Multidisciplinarias (Ciencias Sociales) MIPS VHDL Microprocesador RISC |
| url | https://www.redalyc.org/articulo.oa?id=73012215014 |