Saved in:
| Main Author: | |
|---|---|
| Format: | Artículo científico |
| Language: | es |
| Published: |
Universidad Tecnológica de Pereira
2007
|
| Subjects: | |
| Online Access: | https://www.redalyc.org/articulo.oa?id=84934012 |
| Tags: |
Add Tag
No Tags, Be the first to tag this record!
|
Table of Contents:
- Validación del uso de aritmética distribuida en la implementación de redes neuronales Andrés E. Gaona Barrera Ingeniería Red neuronal aritmética distribuida implementación hardware En este documento se presentan algunos resultados del uso de aritméticadistribuida enfocados hacia implementaciones hardware de redes neuronales,dichos resultados confrontan consideraciones de área vs. precisión, a tener encuenta por parte del diseñador antes de llevar la arquitectura de su red neuronal aalgún dispositivo (microcontrolador, dispositivos de lógica programable oDSPs). El algoritmo desarrollado brinda un estimativo de cuánto se penaliza laprecisión de la red a nivel hardware a medida que aumenta el número de bitsempleados para representar las entradas. Además posee la ventaja que ejecuta lasoperaciones de manera digital emulando operaciones reales como se efectuaríanen FPGA o CPLD, lo cual posteriormente puede ser utilizado para extraer elcódigo para programar estos dispositivos. 2007 artículo científico 0122-1701 https://www.redalyc.org/articulo.oa?id=84934012 es http://www.redalyc.org/revista.oa?id=849 Scientia Et Technica application/pdf Universidad Tecnológica de Pereira Scientia Et Technica (Colombia) Num.34 Vol.XIII